回路構造を考慮した修正箇所候補抽出に基づく論理診断手法

• Item type: SIG Technical Reports(1)
• 公開日: 2009-11-25
• タイトル: 回路構造を考慮した修正箇所候補抽出に基づく論理診断手法
• タイトル / 言語: en
• タイトル: An Error Diagnosis Technique Based on Error Locations Extracted from Subcircuit Using Circuit Structure
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 論理設計
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 神戸大学大学院工学研究科
• 著者所属: 神戸大学大学院工学研究科
• 著者所属: 神戸大学大学院工学研究科
• 著者所属: 神戸大学大学院工学研究科
• 著者所属: 神戸大学大学院工学研究科
• 著者所属: 神戸大学大学院工学研究科
• 著者所属: 神戸大学大学院工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Kobe Univercity
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Kobe Univercity
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Kobe Univercity
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Kobe Univercity
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Kobe Univercity
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Kobe Univercity
• 著者所属(英): en
• 著者所属(英): Graduate School of Engineering, Kobe Univercity
• 著者名: 塩木, 講輔; 渡辺, 浩介; 岡田, 匠史; 石原, 俊郎; 廣瀬, 哲也; 黒木, 修隆; 沼, 昌宏
• 著者名(英): Kosuke, Shioki; Kosuke, Watanabe; Narumi, Okada; Toshiro, Ishihara; Tetsuya, Hirose; Nobutaka, Kuroki; Masahiro, Numa
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，回路構造を考慮した修正箇所抽出に基づく論理診断手法を提案する．従来の論理診断手法 EXLLS 法では，処理時間の増加により，5 箇所以上の誤りを同時に修正することができなかった．また，各不一致外部出力を頂点とする部分回路に対する論理診断処理によって，修正箇所を抽出するため，回路全体の修正には不要な箇所を抽出する可能性があった．提案手法では，回路構造を考慮して分割した部分回路から修正箇所候補を抽出する．具体的には，部分回路に対する修正箇所候補集合の生成処理の際に，1) クラスタ単位での組合せ箇所の絞込み処理と，2) 複数の不一致外部出力をまとめた部分回路に対する論理診断処理，を行う．これにより処理時間を短縮し，一度に 6 箇所の設計誤りまでの修正を可能とする．また回路全体の修正には不要な箇所の抽出を抑えることが可能となる．実験結果より，従来手法では修正不可能な回路例のうち，84.4% の回路で修正解が得られるとともに処理時間は最大 1/14 に削減され，提案手法の有効性が確認された．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In this paper, we present an error diagnosis technique based on error location extracted from subcircuit using circuit structure. Conventional error diagnosis technique, called EXLLS, cannot rectify five or more errors in a subcircuit at the same time due to increase of processing time. Furthermore, this method can extract useless locations for rectifing the whole circuit due to diagnosis for each error subcicuit. Our technique extracts error locations from subcircut considering circuit structure. Concretely, we propose the two methods in the process of extracting error locations, i) screening error location sets using cluster of elements and ii) extracting error locations for multiple subcircuit which has two or more incorrect primary outputs. Thereby, this method shortens the processing time and can rectify six errors at the same time. Moreover, we can reduce the possibility of extracting locations which are not needed to rectify the whole circuit. Experimental results have shown that the proposed technique rectifies 84.4% circuits which cannot be corrected by conventional one. Furthermore, the processing time has been shortened by 1/14 in the best case.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 研究報告システムLSI設計技術（SLDM）; 巻 2009-SLDM-142, 号 33, p. 1-6, 発行日 2009-11-25
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会