WEKO3
アイテム
低エネルギー動作に適した超低電圧プロセッサのアーキテクチャ評価
https://ipsj.ixsq.nii.ac.jp/records/66316
https://ipsj.ixsq.nii.ac.jp/records/6631698b0f995-77f5-4821-ad6a-7a7cfa5f6090
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM09141019.pdf (451.5 kB)
|
Copyright (c) 2009 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2009-10-09 | |||||||
| タイトル | ||||||||
| タイトル | 低エネルギー動作に適した超低電圧プロセッサのアーキテクチャ評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Evaluation of processor architecture for energy efficient subthreshold operation | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| キーワード | ||||||||
| 主題Scheme | Other | |||||||
| 主題 | 画像処理一般，ハードウェア | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 大阪大学大学院情報科学研究科 | ||||||||
| 著者所属 | ||||||||
| 大阪大学大学院情報科学研究科 | ||||||||
| 著者所属 | ||||||||
| 大阪大学大学院情報科学研究科 | ||||||||
| 著者所属 | ||||||||
| 大阪大学大学院情報科学研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science, Osaka University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science, Osaka University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science, Osaka University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science, Osaka University | ||||||||
| 著者名 |
黒田, 弾
× 黒田, 弾
|
|||||||
| 著者名(英) |
Dan, Kuroda
× Dan, Kuroda
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 近年，センサネットワークの普及などにより，電源電圧をトランジスタの閾値以下まで下げた超低電圧プロセッサが注目されている．超低電圧回路は動作周波数が低く，リークエネルギーの割合が大きいなどの特性を持つため，超低電圧動作に適したアーキテクチャ設計が必要となる．本研究では，汎用レジスタのビット幅，本数，パイプライン段数を変化させた 8 種類のアーキテクチャについて 3 種類のアプリケーションを実装し，65 nm プロセスを想定して面積と消費エネルギー，実行時間を評価した．評価結果より，プロセッサコアの面積低減は電力の削減には重要だが，必ずしも低消費エネルギー化に結びつかないことを示した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Recently, a subthreshold processor, which operates at below MOSFET threshold voltage, is paid attention to for ultra low power applications, such as sensor nodes. Subthreshold circuits have remarkable characteristics of slow yet ultra low power operation, and hence it is necessary to design a processor architecture tailored for subthreshold operation. We assume three applications and evaluate the area, energy consumption and operation cycle for eight processor architectures in 65nm technology. Experiments show that reducing processor core area is important for power reduction, however it does not always reduce energy consumption. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
研究報告システムLSI設計技術（SLDM） 巻 2009-SLDM-141, 号 19, p. 1-6, 発行日 2009-10-09 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
