CustomizableDataplaneProcessorsfbrSystem-on-Chip

• Item type: SIG Technical Reports(1)
• 公開日: 2009-01-06
• タイトル: CustomizableDataplaneProcessorsfbrSystem-on-Chip
• タイトル / 言語: en
• タイトル: Customizable Dataplane Processors for System-on-Chip
• 言語: jpn
• キーワード / 主題Scheme: Other
• キーワード / 主題: 招待講演
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: テンシリカ株式会社
• 著者所属(英): en
• 著者所属(英): Tensilica K.K.
• 著者名: 菅原, 崇之
• 著者名(英): Takayuki, Sugawara
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: System-on-Chip （SOC) に向けた customizable proccssor である Xtensa プロセッサについて、そのアーキテクチャ及びその適用事例を述べる。 SOC の開発手法の 1 つとして、プロセッサソリューションを導入することにより、 SOC 開発のリスクを減少する。同時に、 customizable processor であることから、必要十分なパフォーマンスと低消費電力を同時に実現する。また、自動化されたプロセッサ及び開発ツールの生成により、システム構成の検討に合わせた、逐次的なシステム構成変更を迅速に行うことが可能になり、設計生産性が向上する。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: The architecture of Xtensa processor, which is the leading customizable processor for System-on-Chip (SOC), and its user examples are illustrated. The risks around the large SOC development are decreased by introducing these processor solutions. At the same time, the both of the performance requirement and the low-power requirement are achieved simultaneously by using the customizable processor platform. The automated processor generation and related software tools generation enable to execute the iterative system architecture update at design phase and increases the design productivity rate.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 研究報告計算機アーキテクチャ（ARC）; 巻 2009, 号 1(2009-ARC-181), p. 31-36, 発行日 2009-01-06
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会