WEKO3
アイテム
教育用記憶階層システムの実現と演習方法の提案 ~MITEC - II - MMUによる記憶階層の教育~
https://ipsj.ixsq.nii.ac.jp/records/54443
https://ipsj.ixsq.nii.ac.jp/records/544438d3b3b98-a8ba-4bc9-8934-296c68a2488f
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2001 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2001-10-19 | |||||||
タイトル | ||||||||
タイトル | 教育用記憶階層システムの実現と演習方法の提案 ~MITEC - II - MMUによる記憶階層の教育~ | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Realization of Memory Hierarchy System for Education and Approach of Training Procedures using the System | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
武蔵工業大学 | ||||||||
著者所属 | ||||||||
武蔵工業大学 | ||||||||
著者所属 | ||||||||
武蔵工業大学 | ||||||||
著者所属 | ||||||||
武蔵工業大学 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Musashi Institute of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Musashi Institute of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Musashi Institute of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Musashi Institute of Technology | ||||||||
著者名 |
長澤, 龍
× 長澤, 龍
|
|||||||
著者名(英) |
Ryu, Nagasawa
× Ryu, Nagasawa
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 近年コンピュータアーキテクチャは急速に発展しており,大学・大学院におけるコンピュータアーキテクチャ教育が重要になってきている.そこで本学では教育用RISCプロセッサ"MITEC-I"の開発を行い,大学院でのアーキテクチャ教育に使用してきた.しかしMITEC-Iを用いた演習の結果,教育用としての機能,性能に不十分な部分があることがわかり,またキャッシュなどの記憶階層を備えておらず,仮想記憶には対応させていないことから,メモリシステムの教育を行うことは不可能であった.よって,不足部分を改善した"MITEC-IIプロセッサと,プロセッサとは別にした教育用記憶階層システム"MITEC-II-MMU"の開発に至った,本稿では記憶階層,仮想記憶技法を学ぶために必要な演習方法の提案,及び,その演習に適した教育用記憶階層システム"MITEC-II-MMU"ついて報告する. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | On the educational curriculum of the computer hardware at electronic information course of Musashi Institute of Technology ,the lectures about architecture of CISC processor for undergraduate student and RISC processor for graduate students are being prepared.For the lecture of RISC processor , the original RISC processor MITEC-I and it's support system was developed at our laboratory and the class of experoment has been set up by using the developed processor.After running few experiment classes, we found several weak points in this system.Further more, since this system does not have memory (cashe , virtual storage) system,it is not possible to study memory hierarchy system and technology of virtual storage.Therefore,the second original RISC processor MITEC-II was developed to cover those weak points and memory system for MITEC-II was also developed. This paper reports newly developed memory system for MITEC-II. and approach of training procedures by using it. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096193 | |||||||
書誌情報 |
情報処理学会研究報告コンピュータと教育(CE) 巻 2001, 号 101(2001-CE-061), p. 55-62, 発行日 2001-10-19 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |