1½メッシュアレーのプロセッサとバスの同時故障を補償する多項式時間再構成アルゴリズム

• Item type: SIG Technical Reports(1)
• 公開日: 1997-09-19
• タイトル: 1½メッシュアレーのプロセッサとバスの同時故障を補償する多項式時間再構成アルゴリズム
• タイトル / 言語: en
• タイトル: A Polynomial Time Algorithm for Reconfiguring the 1½ Track - Switch Model with PE and Bus Faults
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 岩手大学工学部情報工学科
• 著者所属: 岩手大学工学部情報工学科
• 著者所属(英): en
• 著者所属(英): Department of Computer and Information Science, Faculty of Engineering, Iwate University
• 著者所属(英): en
• 著者所属(英): Department of Computer and Information Science, Faculty of Engineering, Iwate University
• 著者名: 堀田, 忠義; 高浪, 五男
• 著者名(英): Tadayoshi, Horita; Itsuo, Takanami
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: VLSI技術の発展により，多数の処理要素を用いた並列計算機を，ウェハー上に集積して実現することに関心がもたれるようになってきた．その際の大きな問題の一つは，集積の複雑さが増大するために，何らかの対策を講じなければ製造中または動作中における故障の発生確率が無視できない程度に増大する，ということである．そこで，製造時における生存率や動作中における信頼性の向上を図る工夫が必要である．そのための1つの手段として，本論文では，Roychowdhury 等のアルゴリズムを拡張することにより，11/2トラックスイッチモデルのPEとバスの同時故障に対し，多項式時間の再構成アルゴリズムを提案する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: As VLSI technology has developed, the interest in implementing an entire or significant part of a parallel computer system using wafer scale integration is growing. The major problem for the case is the possibility of drastically low yield and/or reliability of the system if there is no strategy for coping with such situations. As a strategy, in this paper, by extending the Roychowdhury's algorithm, we propose a polynomial time algorithm for reconfiguring 11/2 track-switch model compensating for simultaneous PEs and buses faults.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN1009593X
• 書誌情報: 情報処理学会研究報告アルゴリズム（AL）; 巻 1997, 号 92(1997-AL-058), p. 25-32, 発行日 1997-09-19
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会