主記憶以外に大容量メモリを有するメモリ/ネットワークアーキカルチャー

• Item type: SIG Technical Reports(1)
• 公開日: 2007-03-02
• タイトル: 主記憶以外に大容量メモリを有するメモリ/ネットワークアーキカルチャー
• タイトル / 言語: en
• タイトル: A Proposal of Performance Improvement Based on A Parallel Benchmark Evaluation on a Clear Speed Coprocessor
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 国立情報学研究所
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属: 慶應義塾大学大学院理工学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology, Keio University
• 著者所属(英): en
• 著者所属(英): National Institute of Informatics
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology ,Keio University
• 著者所属(英): en
• 著者所属(英): Graduate School of Science and Technology ,Keio University
• 著者名: 西川, 由理; 鯉渕, 道紘; 吉見, 真聡; 天野, 英晴
• 著者名(英): Yuri, Nishikawa; Michihiro, Koibuchi; Masato, Yoshimi; Hideharu, Amano
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，ClearSpeed社の開発したコプロセッサCSX600のメモリ間や計算コア間転送の性能評価，およびその結果の考察を述べる．評価には姫野ベンチマークを用い，同社により提供されるSDK(SoftwareDevelopementKit)によりCSX600向けにデータフローの異なる4種類の実装を行った．実行時間の測定結果およびプロファイリングの解析結果より，CSX600の性能は一般的なPC(Xeon2.80GHz)の1.4倍程度であるが，これは実際の演算時間が実行時間の6.7%程度に留まることに起因する．この性能改善手法として1)ローカルメモリからメインメモリへの直接参照ならびに計算コアの同時アクセスの実現，2)アーキテクチャの側面から計算コア間のバックグラウンド転送のサポート，3)各コアの持つローカルメモリの利用率を向上させるためのコンパイラの改良の3点を示す．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper focuses on performance evaluation of ClearSpeed’s CSX600 coprocessor when it encounters frequent memory transfers between shared and local memories，or between local memories. For this aim, four versions of Himeno Benchmark was implemented on CSX600. The source code was programmed using SDK (Software Development Kit) provided by Clear-Speed Technology，and the data flow was modified based on the chip architecture. As the results of time study and profiling，the performance of CSX600 was perceived to be comparable to that of Xeon 2.80GHz. Actual floating-point caluculation time is projected to be about 6.7% of over all execution time. To improve the performance on such a case, we show three key points :1) a mechanism for direct memory reference from poly-to mono regions，2) a mechanism for asynchronous inter-core communication， and 3) improvement on compiler for upgrading utility of local memories with in each core in the array process.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10463942
• 書誌情報: 情報処理学会研究報告ハイパフォーマンスコンピューティング（HPC）; 巻 2007, 号 17(2007-HPC-109), p. 257-262, 発行日 2007-03-02
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会