LSI試作ラインにおけるプロセス設計支援システム

• Item type: SIG Technical Reports(1)
• 公開日: 1986-12-18
• タイトル: LSI試作ラインにおけるプロセス設計支援システム
• タイトル / 言語: en
• タイトル: A process design support system for an LSI R&D line (in Japapnese)
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 電気通信大学
• 著者所属: NTT電気通信研究所
• 著者所属: NTT電気通信研究所
• 著者所属(英): en
• 著者所属(英): The University of Electro - Comunications
• 著者所属(英): en
• 著者所属(英): NTT Electrical Communications Laboratories
• 著者所属(英): en
• 著者所属(英): NTT Electrical Communications Laboratories
• 著者名: 石川, 操; 田沢, 聡; 和田, 康
• 著者名(英): Misao, Ishikawa; Satoshi, Tazawa; Kou, Wada
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: LSI試作ラインにおいて、多品種の高集積、高機能LSI開発に有効なプロセス設計支援システムを開発した。本システムはプロセスシーケンス検証プログラム、プロセス／デバイスシミュレータ、自動スケジューラで構成され、プロセス順序の設計からプロセスパラメータの最適化、更に試作のスケジューリングまでを会話型式で行うことができる。本報告では、まずシステムの構成と、本システムの中核である自動スケジューラを中心に各構成プログラムの概要を述べる。更に本システムをLSI試作ラインのシミュレータとして使用し、ロットスループットを向上させるロット投入計画等の立案に利用した結果について述べる。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: A process design support system for an LSI R&D line has been developed. The system consists of process sequence verifier, process/device simulator and automatic scheduler, so that it performs a series of process design tasks for the development of various custom VLSIs. This paper describes the system construction and the scheduling algorithm. In addition, it is shown that the system is quite effective for the line simulation to control WIP (work in process), investment in equipment and operating time of the line.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 1986, 号 85(1986-SLDM-035), p. 1-8, 発行日 1986-12-18
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会