WEKO3
アイテム
信号確率を利用した論理回路図作成
https://ipsj.ixsq.nii.ac.jp/records/28410
https://ipsj.ixsq.nii.ac.jp/records/284108119cbb6-953c-4c1d-ac4c-5b06d04c2f78
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1987 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1987-02-17 | |||||||
タイトル | ||||||||
タイトル | 信号確率を利用した論理回路図作成 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | An Automatic Layout Method for Logic Diagrams Using Signal Probability | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
早稲田大学理工学部 | ||||||||
著者所属 | ||||||||
早稲田大学理工学部 | ||||||||
著者所属 | ||||||||
相模工業大学工学部 | ||||||||
著者所属 | ||||||||
日本電気ソフトウェア(株) | ||||||||
著者所属 | ||||||||
日本電気(株) | ||||||||
著者所属(英) | ||||||||
en | ||||||||
School of Science and Engineering, Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
School of Science and Engineering, Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Sagami Institute of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Basic - Software and Application - Software Department Division, NEC Soft ware, LTD. | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Radio Application Division, NEC Corporation | ||||||||
著者名 |
長井, 真太郎
× 長井, 真太郎
|
|||||||
著者名(英) |
Shintaro, Nagai
× Shintaro, Nagai
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | ゲートレベルの論理回路図を,各素子の機能的な関係を重視して自動作成する手法を開発した.回路図の自動作成では,作成された図面の「見やすさ」「理解しやすさ」の向上が目標となる.本研究では,回路機能に関する「理解しやすさ」の向上という観点から,ゲートレベルにおいて各素子の接続関係を図面上に表わす際に,機能的な類似構造を反映させることを重視した.そのための類似構造検出の手段として,信号線における論理値を事象とした信号確率を用いている.本稿では,手法の概要,回路図作成の各段階における処理および,テスト・システムによる評価について述べる. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | We present an automatic layout method for gate level logic diagrams. The key technique of the method is a clear represention of functional relationship among each element in a given circuit. In the generation of logic diagrams, it is important to make the generated diagrams visible and understandable. To achieve it, we pay attention to similarity among segments of circuit structures. In order to detect similar segments of the circuit structures, we use signal probability, which is probability of a line having a value 1 on randomly selected primary input vector. This paper describes the utilization of signal probability, the outline of the method and the estimation of the generated diagrams. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1987, 号 12(1986-SLDM-036), p. 1-8, 発行日 1987-02-17 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |