WEKO3
アイテム
大規模論理回路の論理設計ルール検証方式
https://ipsj.ixsq.nii.ac.jp/records/28408
https://ipsj.ixsq.nii.ac.jp/records/28408a9cd021d-6ac7-41d1-bbbe-dd9233e3ab6b
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM86036004.pdf (1.0 MB)
|
Copyright (c) 1987 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1987-02-17 | |||||||
| タイトル | ||||||||
| タイトル | 大規模論理回路の論理設計ルール検証方式 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A LOGIC DESIGN RULE CHECK METHOD FOR VERY LARGE CIRCUITS | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 三菱電機株式会社 | ||||||||
| 著者所属 | ||||||||
| 三菱電機株式会社 | ||||||||
| 著者所属 | ||||||||
| 三菱電機株式会社 | ||||||||
| 著者所属 | ||||||||
| 三菱電機株式会社 | ||||||||
| 著者所属 | ||||||||
| 三菱電機株式会社 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| ASIC DESIGN ENGINEERING CENTER, MITSUBISHI ELECTRIC CORP. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| ASIC DESIGN ENGINEERING CENTER, MITSUBISHI ELECTRIC CORP. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| ASIC DESIGN ENGINEERING CENTER, MITSUBISHI ELECTRIC CORP. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| ASIC DESIGN ENGINEERING CENTER, MITSUBISHI ELECTRIC CORP. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| ASIC DESIGN ENGINEERING CENTER, MITSUBISHI ELECTRIC CORP. | ||||||||
| 著者名 |
室井, 克信
× 室井, 克信
|
|||||||
| 著者名(英) |
Katsunobu, Muroi
× Katsunobu, Muroi
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 大規模論理回路が試験容易化設計ルールを主体とした論理設計ルールに基づいて設計されている場合、この回路がルール通りに作られているかを検証するプログラムを開発した。プログラムの特徴は検証用のシミュレーションに記号信号値を導入したことにある。これによって、回路が階層化設計されている場合下位階層のモジュールをマクロとして扱えるようになり、大規模回路をトップダウンにもボトムアップにも検証できるようになった。さらに、論理設計ルールの追加・変更を容易に行えるようにルールベース技術を導入した。この技術と従来プログラムを結び付けることにより、実際の運用にも耐えられることを確認した。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper describes a logic design rule check method for very large circuits which adopts new symbolic simulation technique. If a circuit is designed hierarchically, it is checked both in the top-down and bottom-up manners treating sub-modules on the circuit as black boxes. Moreover, the rule based technique is introduced in order to add or update the rules easily. We have realized the rule handling in rule based programming and the simulation in conventional programming at the same time. Consequently the processing time of the program is sufficiently short for production use. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 1987, 号 12(1986-SLDM-036), p. 1-8, 発行日 1987-02-17 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
