WEKO3
アイテム
アレイ構造をもつモジュールの自動生成システムについて
https://ipsj.ixsq.nii.ac.jp/records/28403
https://ipsj.ixsq.nii.ac.jp/records/2840344617430-0459-43b1-9ee7-709e8527a128
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM87037003.pdf (923.4 kB)
|
Copyright (c) 1987 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1987-05-21 | |||||||
| タイトル | ||||||||
| タイトル | アレイ構造をもつモジュールの自動生成システムについて | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | An Automatic Generation System for Array - Structured Modules (in Japanese) | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 日本電気株式会社 | ||||||||
| 著者所属 | ||||||||
| 日本電気株式会社：（現）北陸日本電気ソフトウェア（株） | ||||||||
| 著者所属 | ||||||||
| 日本電気株式会社 | ||||||||
| 著者所属 | ||||||||
| 日本電気株式会社 | ||||||||
| 著者所属 | ||||||||
| 日本電気株式会社 | ||||||||
| 著者所属 | ||||||||
| 日本電気株式会社 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| (Present address) NEC Software Hokuriku, Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NEC Corporation | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NEC Corporation | ||||||||
| 著者名 |
西口, 信行
× 西口, 信行
|
|||||||
| 著者名(英) |
Nobuyuki, Nishiguchi
× Nobuyuki, Nishiguchi
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | LSIの集積化は年々増えており高集積化されている。さらにLSIのカスタム化に伴い多品種化がすすんでいる。このような現状において設計期間の短縮は大きな課題である。本文では設計期間短縮に有効な手段として考えられる規則化設計に注目し、アレイ構造をもつマクロセル（ROM、RAM、PLAなど）のモジュールを自動生成するシステムを開発したので報告する。本システムでは生成するマクロセルをアレイのしかたの異なる部分に分割し、そのアレイ状態及び位置関係によってマクロの構造を定義する。実レイアウト生成時にはアレイ構造の部分の繰返し数をパラメータとして与えることによって任意の大きさのマクロセルモジュールを生成するものである。ROM、PLAの場合は品種固有のパタンの発生も可能である。本システムを用いることによってカスタマの多様な要求に応じた形のアクロセルを短期間で設計できるようになった。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper describes an automatic generation system for array-structured modules such as ROM, RAM and PLA. A module to be created has structured definition which includes array definition and relative placement of each sub-module. The sub-module has array structure and is part of the module. In according to given parameters which are the numbers of repetition for each array to the system, the final layout of the module is generated. In case of ROM an PLA, layout patterns depending on ROM code and PLA logic are also created automatically. The system is a powerful and useful tool for high density custom LSI design and shortens the design time. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 1987, 号 32(1987-SLDM-037), p. 1-7, 発行日 1987-05-21 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
