WEKO3
アイテム
PLAにおけるハザードの考察
https://ipsj.ixsq.nii.ac.jp/records/28365
https://ipsj.ixsq.nii.ac.jp/records/283654b938c23-772a-4cc2-9375-afce76bf42af
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1988 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1988-02-18 | |||||||
タイトル | ||||||||
タイトル | PLAにおけるハザードの考察 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Consideration on Hazards in PLA | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
明治大学工学部 | ||||||||
著者所属 | ||||||||
明治大学工学部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Meiji University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Faculty of Engineering, Meiji University | ||||||||
著者名 |
井口, 幸洋
× 井口, 幸洋
|
|||||||
著者名(英) |
Yukihiro, Iguchi
× Yukihiro, Iguchi
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | PLA(Programmable Logic Array)は,多出力組合せ論理関数を実現するためVLS?内部で多用されている.本稿では,PLAにおけるハザードについて考察する.組合せ論理回路におけるハザードについては,3値論理を用いたハザードの検出などの多くの研究がなされている.PLAにおける論理ハザードは,その入力変化に対応する積項をPLAに付加することで除去できることが知られており,PLA用の論理合成ツールには,ハザード除去のために冗長な積項を付け加える機能を持つものもある.本稿では,PLAの構造をもとに,信号遅延を積極的に利用してハザードを回避する考え方を述べる.これは,(1)論理関数を変えずにPLA内部の行及び列を並べ換える事ができる,(2)PLA内部での配線長が長くなればなるほど,また,駆動すべきトランジスタの個数が多くなればなるほど信号遅延は大きくなる,ということを利用している.この考え方を利用して,論理ハザードだけでなく関数ハザードも回避することができる. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | PLA(Programmable Logic Array) is a very effective tool for implementing multiple/output combinational logic circuits in VLSI. In this paper we consider hazards in PLA. The hazards in combinational logic circuits have been studied by many researchers, e.g. for the detecting hazards by handling ternary logic. In PLA, it's known that a logic hazard is removable by adding a redundant cube to PLA. Some PLA synthesis tools have the function for adding redundant cubes. In this paper, We propose the new idea of removing the hazards by using propagation delay. This idea is based on the following facts, (1) rows and/or columns in PLA can be exchanged without changing the logic function, (2) propagation delay is depend on the length of wire and the number of transistors. It's able to remove not only logic hazards but also function hazards. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1988, 号 10(1987-SLDM-041), p. 1-6, 発行日 1988-02-18 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |