WEKO3
アイテム
機能レベルシミュレーションの一手法
https://ipsj.ixsq.nii.ac.jp/records/28275
https://ipsj.ixsq.nii.ac.jp/records/282756b33763b-7d2e-4e1a-bab5-4306a1c7c929
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM89050005.pdf (801.4 kB)
|
Copyright (c) 1989 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1989-12-14 | |||||||
| タイトル | ||||||||
| タイトル | 機能レベルシミュレーションの一手法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A FUNCTIONAL SIMULATION METHOD FOR VLSI DESIGN | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 松下電器産業株式会社映像音響研究センター | ||||||||
| 著者所属 | ||||||||
| 松下電器産業株式会社半導体研究センター | ||||||||
| 著者所属 | ||||||||
| 松下電器産業株式会社半導体研究センター | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Audio Video Research Center Matsushita Electric Industrial Co., Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Semiconductor Research Center Matsushita Electric Industrial Co., Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Semiconductor Research Center Matsushita Electric Industrial Co., Ltd. | ||||||||
| 著者名 |
水野, 雅信
× 水野, 雅信
|
|||||||
| 著者名(英) |
Masanobu, Mizuno
× Masanobu, Mizuno
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 現在、開発を進めている機能、論理、スイッチのミックスレベルシミュレータMelon2における機能シミュレーション手法について述べる。本システムでは、入力言語として＆ｌｔ；機能記述言語MHDL＆ｇｔ；___-を開発した。MHDLは、意味が明瞭で簡潔な構文と十分な記述能力を持つレジスタ転送レベルの言語である。標準化言語UDL/IはMHDLに変換され、Melon2でシミュレーションされる。MHDLを入力とするシミュレーション方式として、CT方式(Compiled ＆ａｍｐ； Table driven method)＆ｇｔ；___-を提案する。＆ｌｔ；CT方式はMHDLの機能記述単位でコンパイルを行い、表駆動方式で制御することによって、非同期回路や遅延を伴う回路を扱い、かつ従来のコンパイル方式並の高速処理を可能とする。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper represents a functional level simulation method used in the mixed-level simulator Melon2. A simple hardware description language MHDL has been developed as a register transfer level core language. The language has a well-defined semantics, so that the semantics is clear for circuit desiners and the simulator. A standard language UDL/I is translated into MHDL to be simulated by Melon2. A new simulation technique CT (Compiled and table driven) method is proposed. The CT method, which generates complied-codes for each statement of MHDL source and evaluates those codes by table driven, enables an asynchronous circuit and delay description to be simulated at high-speed equal to the compiled-code simulator. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 1989, 号 108(1989-SLDM-050), p. 31-38, 発行日 1989-12-14 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
