WEKO3
アイテム
HALIII：機能レベル・ハードウェア・シミュレーション・システム
https://ipsj.ixsq.nii.ac.jp/records/28254
https://ipsj.ixsq.nii.ac.jp/records/28254366695ef-a01d-4bed-aadb-6b9337fbc4a7
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM90052001.pdf (571.2 kB)
|
Copyright (c) 1990 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1990-05-22 | |||||||
| タイトル | ||||||||
| タイトル | HALIII：機能レベル・ハードウェア・シミュレーション・システム | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | HALIII : Function Level Hardware Simulation System | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 日本電気（株）コンピュータ技術本部CAD技術部 | ||||||||
| 著者所属 | ||||||||
| 日本電気（株）コンピュータ技術本部CAD技術部 | ||||||||
| 著者所属 | ||||||||
| 日本電気（株）コンピュータ技術本部CAD技術部 | ||||||||
| 著者所属 | ||||||||
| 甲府日本電気（株） | ||||||||
| 著者所属 | ||||||||
| 日本電気（株）コンピュータ技術本部CAD技術部 | ||||||||
| 著者所属 | ||||||||
| 日本電気（株）C & C研究所 | ||||||||
| 著者所属 | ||||||||
| 日本電気（株）C & C研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NEC Corp. Computer Engineering Division, CAD Dept. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NEC Corp. Computer Engineering Division, CAD Dept. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NEC Corp. Computer Engineering Division, CAD Dept. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Kofu NECCorp. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NEC Corp. Computer Engineering Division, CAD Dept. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NEC Corp. C&C Laboratories. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NEC Corp. C&C Laboratories. | ||||||||
| 著者名 |
高崎, 茂
× 高崎, 茂
|
|||||||
| 著者名(英) |
Shigeru, Takasaki
× Shigeru, Takasaki
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 本稿では機能レベルのハードウェアシミュレータHALIIIについて述べている。HALIIIはレジスタ・トランスファ・レベルの設計言語FDLで書かれたモデルをゲートレベルに展開することなくシミュレーションすることができる。HALIIIではパラレル，パイプライン，及び柔軟性のあるFDL演算機構のアーキテクチャが取り入れられ，さらに，レジスタ・トランスファ・レベルのイベント・ドリブン，レベル・ソートアルゴリズムが使われている。HALIIIは31台構成で，従来のゲートレベルのソフトウェアシミュレータの1万倍以上の性能をもち，最大127台構成まで拡張できる。さらにHALIIIは命令レベル・シミュレータとリンクしてより一層高速に実行できる機能，高速なコンカレント法を採用した故障シミュレーション機能，ハードウェアやファームウェアの網羅率を定量的に見積る機能等を備えていて，広範囲に適用可能なハードウェアシミュレータである。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | This paper describes a function level hardware simulator:HALIII. HALIII can simulate a circuit model written by a register transfer level language FDL without translating it into gate level. HALIII adopts parallel, pipeline and flexible FDL evaluation architectures, and employs level sort and event driven algorithms at register transfer level. HALIII is more than ten thousand times faster than conventional gate level software simulators in the case of 31 processors used. HALIII can be expanded to 127 processors. In addition, when integrated with an instruction-level simutator, HALIII can execute test programs quite effectively without sacrificing verification accuracy. Other applications are a fault simulation and hardware/firmware logic change coverage measurements. HALIII is effectively used in VLSI designs. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 1990, 号 42(1990-SLDM-052), p. 1-10, 発行日 1990-05-22 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
