

HAL III: 機能レベル・ハードウェア・シミュレーション・システム

高崎 茂<sup>\*</sup>, 野水 宣良<sup>\*</sup>, 平林 良啓<sup>\*</sup>, 石倉 浩<sup>\*\*</sup>,  
蔵下 正広<sup>\*</sup>, 小池 誠彦<sup>\*\*\*</sup>, 中田登志之<sup>\*\*\*</sup>

\* 日本電気㈱コンピュータ技術本部CAD技術部  
\*\* 甲府日本電気㈱  
\*\*\* 日本電気㈱C & C研究所

あらし:

本稿では機能レベルのハードウェアシミュレータHAL IIIについて述べている。HAL IIIはレジスタ・トランスファ・レベルの設計言語FDLで書かれたモデルをゲートレベルに展開することなくシミュレーションすることができる。HAL IIIではパラレル、パイプライン、及び柔軟性のあるFDL演算機構のアーキテクチャが取り入れられ、さらに、レジスタ・トランスファ・レベルのイベント・ドリブン、レベル・ソートアルゴリズムが使われている。HAL IIIは31台構成で、従来のゲートレベルのソフトウェアシミュレータの1万倍以上の性能をもち、最大127台構成まで拡張できる。さらにHAL IIIは命令レベル・シミュレータとリンクしてより一層高速に実行できる機能、高速なコンカレント法を採用した故障シミュレーション機能、ハードウェアやファームウェアの網羅率を定量的に見積る機能等を備えていて、広範囲に適用可能なハードウェアシミュレータである。

HAL III: Function Level Hardware Simulation System

Shigeru Takasaki<sup>\*</sup>, Nabuyoshi Nomizu<sup>\*</sup>, Yoshihiro Hirabayashi<sup>\*</sup>, Hiroshi Ishikura<sup>\*\*</sup>,  
Masahiro Kurashita<sup>\*</sup>, Nabuhiko Koike<sup>\*\*\*</sup> and Toshiyuki Nakata<sup>\*\*\*</sup>

\* NEC Corp. Computer Engineering Division, CAD Dept.  
\*\* Kofu NECCorp.  
\*\*\* NEC Corp.C&C Laboratories.

1-10 Nisshin-cho, Fuchu-city, Tokyo 183 Japan.

Abstract

This paper describes a function level hardware simulator: HAL III. HAL III can simulate a circuit model written by a register transfer level language FDL without translating it into gate level. HAL III adopts parallel, pipeline and flexible FDL evaluation architectures, and employs level sort and event driven algorithms at register transfer level. HAL III is more than ten thousand times faster than conventional gate level software simulators in the case of 31 processors used. HAL III can be expanded to 127 processors. In addition, when integrated with an instruction-level simulator, HAL III can execute test programs quite effectively without sacrificing verification accuracy. Other applications are a fault simulation and hardware/firmware logic change coverage measurements. HAL III is effectively used in VLSI designs.

## 1. はじめに

VLSIに代表される高集積化、高機能化は従来の設計法を変革しつつある。従来の設計法においては、製造時の開発品質がそれ程高くなくても検査時修復が可能であった。ところがLSI/VLSI時代においては、致命的な論理バグはチップの再作成となるので、開発費の増大や開発納期の遅れとなり大きな問題となる。このため、設計の上流工程より設計品質に大きな注意がはらわれて来ている。すなわち、従来の様にブロック図を逐次詳細化し、人手により詳細回路を作っていたものを、設計言語を使って機能記述し、充分論理検証した後、詳細回路を論理合成を使って自動的に作っていく形に移りつつある。このためには、設計言語を使って作られた計算機モデルを全体としてシミュレーションでき、実機検査で行われるのと同様な機能テストをシミュレータ上で実施し、充分な検証をしておく必要がある。これを達成するには、従来の様なゲートレベル主体のシミュレータが変わって、機能レベルの記述を超高速度にシミュレーションできるシミュレータが必要である。1) (～7), 9)

この様なVLSI設計での必要性を満たすために、機能記述をシミュレーションできるハードウェア・シミュレーション・マシン (HAL III) が開発された。これは31台構成の場合、ゲート・レベル・ソフトウェア・シミュレータの約10000倍の実行速度を持ち、超大型計算機モデルのI/O部も含めたシステムモデルやマルチシステムモデルでもシミュレーションできる。さらにHAL IIIは、効果的に装置診断プログラムを走行させるために命令レベル・シミュレータとリンクして実行する機能、コンカレント法をベースにし、ソフトウェアの約100倍の性能を目指す故障シミュレーション機能、高信頼化装置のために必要な診断プログラムの品質を定量的に見積もれる網羅率測定機能を備えている。本稿では、2.でVLSI時代の設計法とHAL IIIの関係、3.でHAL IIIのシミュレーション方式、4.でHAL IIIのシステム構成、5.でHAL IIIのシミュレーション実行過程、6.でHAL IIIのシステム性能、7.でHAL IIIの応用について述べている。

## 2. VLSI時代の設計法とHAL IIIの関係

ここではVLSI時代における設計法と、このような設

計法におけるシミュレータへの要求及びHAL IIIの開発背景について述べる。




図1 設計法の変遷

従来の設計法は図1(a)に示す様に方式設計、機能/ブロック設計、詳細設計と全て人手により行われ、その後論理検証を行って、レイアウト/テスト設計へと進むのが一般的であった。従って、この様な設計法においては、設計の下流工程での論理検証、即ち、詳細回路をシミュレーションするゲート・レベル・シミュレーションが主力であり、ソフトウェア・シミュレータをはじめとして、最近ではハードウェア・シミュレータも使われて来ている。4), 5), 9)

一方、近年のVLSI設計では多機能化(大規模化)と同時に品質の高い設計が強く求められる。VLSI設計を従来通りの方法で行うと、論理検証で多数の論理バグが検出されるため、詳細回路の修正及び論理検証というサイクルが多くなり、開発期間やコストの面で大きな問題となってくる。従って、これら問題を解決する方法が必要であるが、その鍵となるのが高級記述言語と論理合成である。8), 10)

これらの最近の進捗はめざましく、従来の設計法を変えて来ている。即ち、機能設計を高級記述言語で行い、充分論理検証して、詳細回路は設計言語を入力して論理合成で行う方法である。ここでは設計の上流過程で論理検証が行われる。この模様は図1の(b)に示されている。この方法をとれば多機能で品質の良いVLSIが短時間で設計で

きる。従って、この設計法では設計言語を気軽に修正して、すぐ検証結果が得られる超高速の機能シミュレータが強く求められる。HAL IIIはこのようなVLSI時代の設計方法に合うように開発された超高速シミュレータである。

### 3. HAL IIIのシミュレーション方式

#### 3.1 機能記述言語: FDL(Functional Description Language)

HAL IIIで実行されるFDLとはハードウェアモデルをノードという単位で機能記述できる言語であり、日本電機で開発されたものである。7)ノードとは図2に示される様な機能単位である。




図2 ノード例

FDLは7種類の文より成立つ。

- i) INPUT ..... 入力端子記述
- ii) OUTPUT ..... 出力端子記述
- iii) INOUT ..... 入出力端子記述
- iv) REGISTER ... レジスタ記述
- v) TERMINAL ... 組合せ回路記述
- vi) MEMORY ..... メモリー記述
- vii) MODULE ..... ライブラリー参照記述

FDLを演算子(オペレータ)からみると次の様なものがある。

- A) 論理演算子 ... 例えば, AND, OR, EXOR, ...

- B) 機能演算子 ... 例えば, SHIFT LEFT, SHIF, TRIGHT, ...
- C) 算術演算子 ... 例えば, ADD, SUBTRACT, ...
- D) 比較演算子 ... 例えば, EQUAL, GREAT-ER THAN, ...
- E) タイミング演算子 ... 例えば, GO UP, GO DOWN, ...




図3 ノード表現

図3で示されるFDLノードの入出力関係は次のようになる。

$$O1 \sim m = I1, OP1, I2, OP2, \dots, OPq, In \dots (1)$$

ここで  $O1 \sim m$  : 出力信号

$I1 \sim n$  : 入力信号

$OP1 \sim q$ : FDLオペレータ

ノードとはFDL文全体をさす。

以上から判る様にFDLはゲート記述からレジスタ・トランスファ記述まで可能な高級記述言語である。

### 3.2 FDL記述のシミュレーション方法

ここでは簡単なFDL記述を示し、それらがどのようにシミュレーションされるかを示す。

[FDL記述例]

```

{
A(0:8)=B(0:8).ADD.C(0:8);Bの8ビットとCの8ビットを加算
する
P(0:4)=F(0:8).SUB.G(0:8);Fの8ビットからGの8ビットを
減算する
D(0:4)=A(4:4).AND.P(0:4);Aの4ビットから4ビットとPの
0ビットから4ビットをANDする
}

```

これらFDL記述(ノード)は信号の連なり関係を考慮して、入力端子(又はレジスタ)から出力端子(又

はレジスタ) に向かってレベルが付されていく。上記のFDL記述に対しては、図4に示す様なレベルが付される。

これらはソフトウェア上で実行され、HALⅢへ送られる。レベル付されたノードはHALⅢ上で入力端子からレジスタ(又は出力端子)に向かってレベル毎に並列に実行される。図4において、 $i$ レベルのノードN1とN2は同時に実行される。(シミュレーション実行過程の詳細については5.で述べられている。)




図4 レベル付されたノード

### 3.3 シミュレーション・アルゴリズム

HALⅢの論理シミュレーション・アルゴリズム、シミュレーション値、及び遅延は以下の通りである。

- シミュレーション・アルゴリズム : レベルソート法, イベント・ドリブン法
- シミュレーション値 : 4値(0, 1, X, Z)
- 遅延 : 零

HALⅢは論理機能検証を高速に実現するため、並列化効果が最大限に発揮できる上記の様な方法をとっている。

## 4. HALⅢのシステム構成

HALⅢ全体のシステム構成は図5の様である。

### 4.1 ハードウェア構成

#### 1) プロセッサ部

図5に示される様にプロセッサ部は処理部とFDLエンジンより構成されている。

#### a) 処理部(イベント制御部)

他又は自プロセッサからのイベント・データを受けとり、入力状態更新すると共に以前に立っているイベントを取り出してノードの種別や入力値をFDLエンジンへ送る。FDLエンジンからのノード演算(評価)結果は旧結果と比較され、出力変化信号があるかどうかチェックされる。変化がある信号はその接続先が調べられ、演算値を入れてイベント・データを作っていく。




図5 HALⅢ システム構成図

## b) FDLエンジン

FDLエンジンは処理部よりノードの種別と入力値をもらって、イベント・ノードを評価する。ノードがゲートレベルで記述されていると、ゲート演算専用回路がノード評価に使われる。これはスタックや4値演算実行機構をもち、ゲート評価を高速に実行できる。ノードが機能レベルの時は機能ユニットが使われる。従って、ノードがゲート・レベル演算を多く含んでいても、評価時間を増やすことなくシミュレーションできる。

処理部とFDLエンジンとの間は片方のCMに入力信号データが入って処理が行われている間にもう一方のCMに別のノードの入力信号が入る様な2ウェイ構成になっている処理効率を高めている。

## 2) 共通部

### a) 全体制御部 (MSC: Master Control Processor)

MSCはバケット・トランシーバ、シミュレーション全体実行制御、ホストとのDMA (Direct Memory Access) インタフェースを持つ。

MSCは最初に各レベル実行開始信号をブロード・キャストし、各プロセッサにシミュレーションを実行させ、終了後に各プロセッサからレベル終了信号をうけて、これらの同期をとっている。さらにレベル付の大きいノードから小さいノードへの信号の後もどりがあがる場合の実行制御やシミュレーション中の論理発振の検出も行えるようになっている。

### b) ネットワーク

ネットワークは多段ステージのインターコネクションネットワークである。最小構成は4入力ポート4出力ポートの専用LSIより作られ、ブロードキャストやマルチバケット処理が可能になっている。ネットワーク全体としてはこれらのLSIが接続されて、パイプライン形で高速転送が出来るようになっている。

## 3) ホスト・コンピュータ

ホストとしてはACOS 4汎用計算機が使われ、HAL III本体の実行制御をはじめ、後述の命令レベルシミュレータもこの上で実行され、HAL IIIと命令レベルシミュレータのデータ乗り移り、実行制御等も行われている。

## 4.2 ソフトウェア構成

ソフトウェア構成は図6に示される。




図6 ソフトウェア構成図

### 1) モデル作成部

ここでは装置設計の論理ファイル、即ち、LSI、Multi-Chip-Package、パッケージ、ボード等のファイルを入力し、シミュレーション・モデルを作成する。通常LSIがFDLで記述されている。ここで、ノードのレベル付、ノードの各プロセッサへの割付け等が行われる。割付けには各種の工夫が施されている。例えば、LSI単位のFDLノードを同一プロセッサに割り付ける。こうすることでプロセッサ間通信量が減り、通信オーバーヘッドが小さくなる。その他個々のノードの実行時間を見積もり、ノードの実行時間が平均になるように割付けるとか、最大モデル容量が入る様に割付けるとか、他シミュレータとの乗り移りデータがまとまるように割り付ける等の方法をとっている。

### 2) HAL III実行制御部

ここではHAL IIIへのモデルロード、メモリーロード、HAL III起動、条件付停止、モデルの実行結果観測等HAL IIIの実行制御を行っている。豊富なコマンド群を用意することによって、ユーザーがHAL IIIを使いやすいものになっている。モデルに設定するパターンの生成や簡易的な論理修正機能も備えている。さらに後述の命令レベル

・シミュレータと結合（TDHAL3）し、相互にデータを授受する機能も備えている。

## 5. HALⅢのシミュレーション実行過程

図5に示されるプロセッサ部を詳細に示したものが図7である。図7構成要素は以下の様である。




図7 プロセッサ・ブロック・ダイアグラム

- ① Event : ノードのイベント生起データが格納される。
- ② Node : ノードの命令コードの種類や制御データが格納される。
- ③ I pin : ノードの入力信号状態が格納される。
- ④ CM1(CM2): ノードの種類や入力信号状態及び評価結果が入る。
- ⑤ CS : ノードの評価ルーチン(命令)が格納される。
- ⑥ IM : ノード命令コードが格納される。
- ⑦ DM : メモリーノードやレジスタ状態、観測データ等を格納する。
- ⑧ Gate : ゲート記述を高速に演算する回路。
- ⑨ Funct/Cont : 機能演算やノード評価の制御を行う回路。

- ⑩ O pin : 出力状態が格納される。
- ⑪ Encoder : 出力変化ピンを検出しコード化して順次出力する回路。
- ⑫ Node+pin : イベントノードと変化ピンで接続先を調べるデータを出力する。
- ⑬ Conn : ノードの接続先が格納される。
- ⑭ Network : パケット転送経路。

図4で示したレベル付されたノードがHALⅢでシミュレーションされる経過は次の様である。

### [ノード・シミュレーション実行過程]

S-1: イベント・メモリー(① Event)をサーチし、イベントが立っているノードを探す。

(今ノードN1のイベントが立っているものと仮定する)

S-2: イベントが立っているノードが見つかったなら、ノードの種類と入力値をノード種(②Node)と入力状態メモリー(③I pin)から通信メモリー(④CM1又はCM2)へ送る。

(本例においては、ノードN1の種類と入力信号値(B(0:8)とC(0:8))がCM1へ送られる。)

S-3: 通信メモリーCM1又はCM2に送付された種類に基づきIMの命令コードを読み、このコードを解釈して、これを実行する⑤CSのマイクロ命令を読む。このマイクロ命令に基づく制御を⑥Contで行いながら、⑧Gateや⑨Functを使ってノードの演算が行われ、その結果がCM1又はCM2へ格納される。

(本例においては、ノードN1の入力B(0:8)とC(0:8)を入力し、加算演算が実行され、その結果がCM1へ格納される。)

S-4: 通信メモリーへのノード演算結果の格納が終了すると、これらの値が⑩へ読み出され、出力状態メモリー(⑩O pin)に入っている旧値と比較され、ノード出力信号の変化があったかどうか調べられる。その後、ノードの評価値が⑩へ格納される。

(本例においては、評価されたノードN1の

A(0:8)が旧値と比較され出力変化があったかどうか調べられる。その後A(0:8)の値が0pinへ格納される。) )

S-5:出力変化があると、出力変化信号毎に接続先が調べられ、接続先のプロセッサ番号、ノード番号、入力信号(ピン)番号およびそこへの格納値(評価値)がつけ加えられ、送付形が作られる。(⑩, ⑪, ⑫)

(本例において、A(4:4)の信号が変化したとすると、これらの信号が接続されているノードN3のプロセッサ番号、ノード番号、入力信号番号、および評価値の送付形が作られる。)

S-6:作成された送付形は送付先のプロセッサが他プロセッサか自プロセッサかチェックされ、他プロセッサに向かう場合はバケットにして⑬ネットワークを通して送られる。自プロセッサの場合はノード番号、入力信号番号、および評価値が⑭Ipin側へ送られる。

(本例において、ノードN1に接続されているノードN3が自プロセッサにあるとすると、該当ノード番号、入力信号番号、および評価値が送られる。)

S-7:ネットワークからのバケットや自プロセッサからのデータは一旦順次⑮Ipin前にバッファリングされる。

S-8:前記バッファリングされたデータは順次読み出され、該当ノード番号の入力状態メモリ(⑯Ipin)に設定され、イベント・メモリー(⑰Event)の該当ノードにイベントが立てられる。

(本例においては、ノードN1に接続されているノードN3の入力信号値が新しい値に置き換わり、イベント・メモリーのノードN3に対応する箇所にイベント・フラグが立つ。)

これら各ステージはパイプライン的に実行される。さらにHALⅢは並列プロセッサであるから、複数台のプロセッサが同時に動作して、シミュレーションの高速化が実現されている。

## 6. システム性能

### 6.1 システム容量

HALⅢのシステム容量は表1に示されている。

表1 HALⅢシステム容量

台数	FDLノード数	メモリー容量
1	16k	2MByte
127	2032k	254MByte

### 6.2 システム性能予測

HALⅢの性能は5章で述べた各処理をそれぞれ見積もることにより判る。

- D1 = イベント・スキャン&フェッチ+FDLエンジンノードデータ設定.....(2)
- D2 = FDLノード評価 .....(3)
- D3 = ノード出力結果の転送+出力信号変化検出+変化ピンエンコード .....(4)
- D4 = 変化ピンの接続アクセス .....(5)
- D5 = バケット作成 .....(6)
- D6 = ネットワーク転送 .....(7)
- D7 = バケット入力 .....(8)
- D8 = イベント、入力状態の書き換え .....(9)

D1~D8はパイプライン的に実行できるので、任意のノードi(Ni)の処理は以下の様に見積もることができる。

$$N_i = \text{Max} \{ D1, D2, D3, D4, D5, D6, D7, D8 \} \dots\dots(10)$$

総ノードに対する全処理時間Sは次の様になる。

$$S = \frac{1}{N_p} \times \frac{1}{P_r} \times \sum_{i=1}^{T_n} N_i \times E_v \times \delta \dots\dots(11)$$

ここで

Np : 総プロセッサ数

Pr : 並列性の損失

Tn : 総ノード数

Ev : 全体のイベント率

δ : くり返し実行数(レベルもどり数)

例えば、Np = 31, Pr = 1/2, Tn = 30k,

Ni = 5μs, Ev = 1/2, δ = 1とするとS = 5m

sとなり、これはACOS1000(15MIPS)上で走るゲート・レベル・ソフトウェア・シミュレータの約10000倍の性能となる。

## 7. HALⅢの応用

### 7.1 HALⅢと命令レベルシミュレータとのリンク(TDHAL3)

装置診断プログラムをより有効に実行するため、HALⅢと命令レベルシミュレータ(TDSIM: T&D Simulator)とリンクしたシステムが開発された。装置診断プログラムは大きく分けて、前処理部、機能試験部、後処理部と分かれているが、このうち大部分が前後処理部で、機能試験部はほんの数%にすぎないため、前後処理部を命令レベルシミュレータで、機能試験部をHALⅢで実行すれば、より効果的に実行できる。この模様は図8に示されている。



図8 TDHAL3 実行過程

命令レベル・シミュレータは実マシンの1命令を約300命令でシミュレーションするため実マシンに比べて100倍から1000倍程度遅いだけの速度をもっている。従って、HALⅢと命令レベルシミュレータとをリンクしたTDHAL3はシミュレータ間のデータ乗り移りはあるが、HALⅢ単体で行うよりも数十倍以上高速に実行される。例えば、CPU命令試験の構成は前後処理部が全体の99%以上を占め、実試験部はわずか1%程度である。この試験は前後処理部を含めた全体のステップ数が非常に長く、HALⅢ単体で行うと1800秒かかるがTDHAL3で行うとシミュレータ間の乗り移りも含めて38秒程で終了し約50倍性能が改善されている。

### 7.2 故障シミュレーション

#### 1) 故障シミュレーション方式、アルゴリズム

HALⅢは故障シミュレータとして使用すること

もできる。この時はノードがゲートレベルとなりFDLエンジンで故障シミュレーションが実行される。回路モデルはゲート展開されたもので、モデル作成時に入力端子又はレジスタから出力端子又はレジスタへ向かってレベル付された後各プロセッサへ分割されたモデルが作られる。HALⅢで実行される過程は以下の様である。

#### [故障シミュレーション実行過程]

- i) 故障シミュレーション・モデルをHALⅢの各プロセッサへロードする。
- ii) 次に、ホストより数百~数千の入力パターン集合をプロセッサに設定して故障シミュレーションの実行をHALⅢに指示する。
- iii) これらの数百~数千のパターンの実行は次の通りである。
  - ① MSC(全体制御)が各プロセッサへ1パターンの実行を指示する。
  - ② 入力パターンがパターンを設定されたプロセッサから発生され伝播先のノード(ゲート)に転送される。
  - ③ モデルの各ノードがレベル毎に故障シミュレーションされ、最終レベルまで到達する。
  - ④ 最終レベルの実行終了後、出力の期待値と検出故障を登録し、検出故障を削除する。
  - ⑤ 設定された全パターンが終了すると、終了通知をホストに出す。
- iv) ホストは終了通知を受けると、前記入力パターン集合に対する実行結果をとり出し、次の入力パターン集合を設定して同様の処理を行う。
- v) 全ての入力パターンを終了したところで処理を終了する。

アルゴリズムの特徴としては、各レベルで複数プロセッサにより、コンカレントシミュレーションが同時に実行され高速化されている。シミュレーション値は4値であり、遅延はゼロである。

#### 2) 性能予測

故障シミュレーションの性能を予測することは極めて難しいが、各プロセッサに割り付けられているレベ



ル毎の処理時間をもとに次のように見積もることが出来る。

プロセッサのレベル  $i$  の処理時間  $R_i$  は故障シミュレーションの各々の処理を考慮して次の様に求めることができる。

$$\begin{aligned}
 R_i &= \text{イベント・ノード・データ設定時間} \\
 &+ \text{正マシン及びリスト故障処理時間} \\
 &+ \text{伝播故障処理時間} + \text{定義故障処理時間} \\
 &+ \text{故障リスト編集処理時間} \\
 &+ \text{入力バケット処理時間} \\
 &+ \text{出力バケット処理時間} \\
 &= (NS + LS \times LL) \times N \\
 &+ (GS + FLS \times LL) \times G \\
 &+ FS \times FE + FDS \times FDE \\
 &+ LD \times LH \\
 &+ IP \times PN \\
 &+ OP \times PN \dots\dots\dots(12)
 \end{aligned}$$

ここで、

- NS : ノードテーブルアクセス時間、
- LS : 1 故障リストの平均処理時間、
- LL : 1 ノード当りの故障リスト長、
- NC : 各レベル当りのノード数、
- GS : 正マシンの平均処理時間、
- FLS : リスト故障の平均処理時間、
- GE : レベル当りの正イベント数、
- FS : 伝播故障の平均処理時間、
- FE : レベル当りの故障イベント数、
- FDS : 定義故障の平均処理時間、
- FDE : レベル当りの定義故障数、
- LD : リスト編集処理時間、
- LH : レベル当りの故障リスト変化数、
- IP : 入力バケット処理時間、
- OP : 出力バケット処理時間、
- PN : レベル当りのバケット数

パターン当りの処理時間  $PT$  は次の様になる。

$$PT = \frac{R_i \times RN + FDL \times FDLN}{AVI} \dots\dots\dots(13)$$

ここで、

- RN : モデルの最大レベル数、
- FDL : 故障削除処理時間、
- FDLN : パターン当りの削除故障数、
- AVI : プロセッサのパターン当りの稼働率。

従って、パターン  $N$  では、全体の稼働率を  $AV2$  として次のようになる。

$$TN = \frac{PT \times N}{AV2} \dots\dots\dots(14)$$

例えば、十万ゲート、十万パターン、一万故障のモデルをプロセッサ 30 台に割付けて、正、故障イベント率を 15%、25%、プロセッサ稼働率を 0.5、全体稼働率を 0.75 等より見積もると数時間のオーダーとなり、ソフトウェア・シミュレータの約 100 倍の性能となる。

### 7.3 網羅率測定

HAL III はさらに次に示すようなハードウェアやファームウェアの網羅率を測定でき、装置診断プログラムの検査品質を測ることも出来る。

#### 1) ハードウェア網羅率

$$HWC1 = \frac{\sum_i L01i}{L} \dots\dots\dots(15)$$

$$HWC2 = \frac{\sum_i L10i}{L} \dots\dots\dots(16)$$

$$HWC3 = \frac{\sum_i LBi}{L} \dots\dots\dots(17)$$

$$HWC4 = \frac{\sum_i Lv_i}{Lv} \dots\dots\dots(18)$$

ここで

$L01i$  : 論理  $0 \rightarrow 1$  変化した信号線  $i$  は 1、

- L : 全信号線,  
 L10i : 論理 1 → 0 変化した信号線 i は 1,  
 LBi : 論理 0 → 1, 1 → 0 両方変化した信号線では 1,  
 Lvi : 信号線 i の論理 (0, 1) が観測可能地点 (出力端子又はレジスタ) まで伝播する時 1 となり, 論理 0, 1 の両方が伝播する時は 2,  
 Lv : 全信号線の論理の総和.

2) ファームウェア網羅率

$$FWC1 = \frac{\sum_i S_i}{S} \dots\dots\dots(19)$$

$$FWC2 = \frac{\sum_i P_i}{P} \dots\dots\dots(20)$$

ここで

- Si : 実行されたFWステップ i は 1, その他 0,  
 S : 全FWステップ数,  
 Pi : パス i が実行されると 1,  
 P : 取り得る全てのパス数.

8. むすび

HALⅢのシミュレーション方式, ハードウェア, ソフトウェア構成, 性能予測・評価及び応用領域について述べた。HALⅢは高級言語FDLをそのまま扱えて, 設計の上流工程で論理検証ができる。さらにHALⅢは, 故障シミュレーション, 網羅率測定等多様な使い方が出来る。これはHALⅢが高速性を維持しながら, 柔軟な使い方が出来るアーキテクチャとなっているためである。

HALⅢは非常に有力な論理検証のツールとして広く使われているが, マルチ・プロセッサ・システムであるためまだまだ全体のオーバー・ヘッドが大きい。これらの問題点を探し, 全体の最適化/効率化を良くすること, 更にはシミュレータとのリンク時は, 相互データ乗り移り性能を向上させることが必要である。検査関係ではテストデータ生成も本システム内で実現することが今後の課題である。

参考文献

- 1) Koike, N., Ohmori, K., Kondo, H. and Sasaki, T.: A High Speed Logic Simulation Machine, PP.446-451, Compcon 83 Spring.
- 2) Sasaki, T., Koike, N., Ohmori, K., and Tomita, K.: HAL: Block Level Hardware Logic Simulation, Proc.20th DA Conf., PP.150-156. (June 1983).
- 3) Pfister, G.F.: The Yorktown Simulation Engine: Introduction, Proc.19th DA Conf., PP.51-54 (June 1982).
- 4) Howard, J.K., Malm, R.R., and Warren, L.M.: Introduction to the IBM Los Gatos Logic Simulation Machine, IEEE Conf.on Computer Design, PP.580-585, (1983).
- 5) Blank, T.: A Survey of Hardware Accelerators Used in Computer Aided Design, IEEE Design & Test, PP.21-39 (Aug.1984).
- 6) Takasaki, S., Sasaki, T., Nomizu, N., Koike, N. and Ohmori, K.: Block-Level Hardware Logic Simulation Machine, IEEE Trans.CAD, CAD-6, 1, PP46-54 (Jan.1987).
- 7) Takasaki, S., Sasaki, T., Nomizu, N., Ishikura, H. and Koike, N.: HALⅡ: A Mixed Level Hardware Logic Simulation System, Proc.23rd DA Conf., PP.581-587 (June 1986).
- 8) Kato, S. and Sasaki, T.: FDL: A Structural Behavior Description Language, 6th Int.Symp.CHDL., PP.137-152 (May 1983).
- 9) Hirose, F., Ishii, M., Niitsuma, J., Shindo, T., Kawato, N., Hamamura, H., Uchida, K. and Yamada, H.: Simulation Processor SP, ICCAD-87, PP.484-487, (Nov.1987).
- 10) Yoshimura, T. and Goto, S.: A Rule-Base and Algorithmic Approach for Logic Synthesis, ICCAD, PP.162-165 (1986).