組合せ回路の単一短絡故障に対する検出率の一評価法

• Item type: SIG Technical Reports(1)
• 公開日: 1990-10-08
• タイトル: 組合せ回路の単一短絡故障に対する検出率の一評価法
• タイトル / 言語: en
• タイトル: An Approach to Evaluate the Single Bridging Fault Coverage for Combinational Circuits
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 明治大学理工学部
• 著者所属: 明治大学理工学部
• 著者所属(英): en
• 著者所属(英): School of Sciencd and Technology, Meiji University
• 著者所属(英): en
• 著者所属(英): School of Sciencd and Technology, Meiji University
• 著者名: 山崎, 浩二; 山田, 輝彦
• 著者名(英): Kouji, Yamazaki; Teruhiko, Yamada
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: Abramoviciらの方法を拡張した，組合せ回路の単一短絡故障に対する検出率を評価する実用的な方法を提案する．評価は次の手順で行われる:）短絡故障と縮退故障の関係に着目して，短絡故障が検出できるか否かを調べる．）論理シミュレータを活用して，残りの短絡故障が検出できるか否かを調べる．実験結果は，単一縮退故障検出用テスト集合が短絡故障に対しても有効であることを示している．また，評価に要する時間は縮退故障シミュレーションの10倍程度である．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper proposes a practical approach for evaluating the single bridging fault coverage. Which extends the conventional approach proposal by Abramovici. This approach consists of the following processes; 1) To determine the detection of bridging faults based on the relations between bridging faults and stuck-at faults. 2) To determine the detection of the remaining bridging faults with feedback loops, utilizing the logic simulator. Computer experiments show that a test set for single stuck-at faults is useful for the detection of bridging faults and this approach requires about ten times CPU time of stuck-at fault simulation.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 1990, 号 81(1990-SLDM-054), p. 47-52, 発行日 1990-10-08
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会