デザインルールチェック並列処理化の一手法 －並列スケジューリングによる手順割り当て－

• Item type: SIG Technical Reports(1)
• 公開日: 1993-10-28
• タイトル: デザインルールチェック並列処理化の一手法 －並列スケジューリングによる手順割り当て－
• タイトル / 言語: en
• タイトル: Parallel Processing of Design Rule Checking with A Multiprocessor Scheduling
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 京都大学工学部電子工学科
• 著者所属: 京都大学工学部電子工学科
• 著者所属: 京都大学工学部電子工学科
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Kyoto University
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Kyoto University
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Kyoto University
• 著者名: 河野一郎; 小野寺, 秀俊; 田丸, 啓吉
• 著者名(英): Ichiro, Kohno; Hidetoshi, Onodera; Keikichi, Tamaru
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では、単一バス結合されたマルチプロセッサシステム上で、デザインルールチェック（以下D)の検証手順を並列化するスケジューリング問題を提起する。この問題では、通信路で接続されたEWS (gineering Work Stati)をマルチプロセッサシステムのモデルとしている。この問題の一解決法として、検証手順をタスクグラフで表現し、そのタスクをレベル分けして、同一レベルのタスクごとにプロセッサに割り当てる操作を繰り返すという手法を提案する。本手法の応用例として、ランダムタスクグラフと実DRCに適用し、有用性の評価を行なった。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In this paper, we propose a multiprocessor scheduling problem for parallel processing of design rule checking (DRC). An example of the multiprocessor system under consideration is a set of engineering work stations (EWS) connected by a network. We propose a method that considers the level of each task and repeats assignment of the tasks at the same level onto processors. We apply this method to randomly generated task graphs as well as task graphs derived from actual DRC. Experimental results demonstrate effectiveness of the proposed method.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 1993, 号 94(1993-SLDM-068), p. 39-46, 発行日 1993-10-28
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会