

## デザインルールチェック並列処理化の一手法 — 並列スケジューリングによる手順割り当て —

河野 一郎    小野寺 秀俊    田丸 啓吉

京都大学工学部電子工学科  
〒 606 京都市左京区吉田本町  
TEL: 075-753-5313

あらまし

本稿では、単一バス結合されたマルチプロセッサシステム上で、デザインルールチェック (以下 DRC) の検証手順を並列化するスケジューリング問題を提起する。この問題では、通信路で接続された EWS (Engineering Work Station) をマルチプロセッサシステムのモデルとしている。この問題の一解決法として、検証手順をタスクグラフで表現し、そのタスクをレベル分けして、同一レベルのタスクごとにプロセッサに割り当てる操作を繰り返すという手法を提案する。本手法の応用例として、ランダムタスクグラフと実 DRC に適用し、有用性の評価を行なった。

和文キーワード    デザインルールチェック, マルチプロセッサ, 並列化, スケジューリング

## Parallel Processing of Design Rule Checking with A Multiprocessor Scheduling

Ichiro KOHNO    Hidetoshi ONODERA    Keikichi TAMARU

Faculty of Engineering, Kyoto University,  
Sakyou-ku Kyoto  
TEL: 075-753-5313

Abstract

In this paper, we propose a multiprocessor scheduling problem for parallel processing of design rule checking (DRC). An example of the multiprocessor system under consideration is a set of engineering work stations (EWS) connected by a network. We propose a method that considers the level of each task and repeats assignment of the tasks at the same level onto processors. We apply this method to randomly generated task graphs as well as task graphs derived from actual DRC. Experimental results demonstrate effectiveness of the proposed method.

英文 key words    design rule checking, multiprocessor, parallel processing, multiprocessor scheduling

## 1 まえがき

マルチプロセッサシステムの能力を十分に引き出すためには、対象とする処理を構成するタスク集合を各プロセッサに割り当て、各プロセッサ上での実行順序を決定することによって、処理全体の完了時間を最小化することが重要な問題となる。しかしこのようなマルチプロセッサスケジューリング問題は、そのほとんどがNP困難であることが知られており [1]、一般に最適解を求めることは極めて難しい。そのため従来からヒューリスティックによって近似解を求める手法が提案されてきた [2]~[5]。

通信路で結合された EWS(Engineering Work Station) システムのような、バス結合されたマルチプロセッサシステムでは、多数のプロセッサを接続可能であり、またシステムの構築および変更が比較的良好であるため広く利用されてきている。しかしシステムが柔軟性に富む反面、処理に並行した通信が困難であるため、通信コストや通信路競合などの通信オーバーヘッドが全体の処理時間に大きな影響を及ぼす。

これまでに各プロセッサが共有メモリを持つバス結合マルチプロセッサシステムを対象としたスケジューリング手法が提案されている [4]。このような共有メモリ型のシステムでは、処理に並行して通信を行なうことが可能である。そのため、処理に並行した通信が困難なシステムに対してこれらの手法を適用した場合には通信オーバーヘッドが大きくなることが予想される。

本稿では、処理に並行した通信が困難である単一バス結合マルチプロセッサシステムにおいて、より通信オーバーヘッドの削減に重点をおいたスケジューリング手法を提案する。また提案手法により、LSI 設計の検証工程の 1 つであるデザインルールチェック (以下 DRC) のスケジューリングを行なう。

本稿では、まず 2. で対象としているマルチプロセッサシステムおよびスケジューリング問題を定義する。

3. では、スケジューリング問題と並列 DRC との対応について述べる。4. では、通信オーバーヘッドの最小化を図るスケジューリング手法を提案する。5. では、提案するスケジューリング手法をランダムタスクグラフと




図 1: 対象マルチプロセッサシステム

DRC に適用し、性能評価を行なう。

## 2 データ転送時間を考慮したスケジューリング問題

### 2.1 対象とするシステム

対象とするマルチプロセッサシステムは、図 1 に示すように各々のプロセッサを単一バスで結合したシステムである。本システムでは、プロセッサ間のデータ転送はすべてバスを介した 1 対 1 通信によって行われる。各プロセッサは記憶装置を持っており、処理の結果得られたデータおよび他のプロセッサから転送されたデータは全体の処理が完了するまで保持される。2 台のプロセッサ間のデータ転送中にはバスが一括して占有され、他のプロセッサ間は通信を行なうことができない。また、データの授受を行なっているプロセッサは、並行して処理を行えないものとする。このシステムは、EWS を通信路で結合したマルチプロセッサシステムをモデルとしている。

### 2.2 データ依存のあるタスク集合の表現形式

処理すべきタスク集合のデータ依存関係は、非サイクル有向グラフ (DAG) で表される。図 2 に示すように各ノードがタスクを表し、ノード内の数字はタスク番号、左側の数字は実行時間、またタスク間のエッジはデータ依存を表している。各エッジにはバスを介したデータ転送時間が付加されている。以下では図 2 に示したグラフをタスクグラフと呼ぶ。

図 2 の例では、タスク 5 はタスク処理時間 20 [単位時間] を持ち、タスク 3 からのデータ転送時間 10 を要するデータと、タスク 4 からのデータ転送時間 20 を要するデータを実行開始時に必要とすることを表している。またタスク 5 で使用あるいは定義したデータ (データ転送時間 10) を、タスク 6 およびタスク 7 に送る必要がある




図 2: タスクグラフ

ことを示している。あるタスクの実行に必要なデータを供給するタスクをそのタスクの先行タスクと呼ぶ。また、逆に先行タスクから見た当該タスクを後続タスクと呼ぶ。

先行制約(データ依存)のある2つのタスクが異なるプロセッサに割り当てられた場合には、先行タスクを実行したプロセッサから後続タスクを実行するプロセッサにデータを転送するので、エッジに記されたデータ転送時間が必要となる。一方、それらのタスクが同一プロセッサに割り当てられた場合には、データの授受はプロセッサの記憶装置を介して行なわれるものとし、データ転送時間はゼロとする。

### 2.3 問題の定義

本稿で取り扱うスケジューリング問題は、タスク間にデータ依存に起因する先行制約が存在する  $n$  個のタスクを、バス結合された  $m$  台のプロセッサ上で処理する際に、データ転送を考慮して処理全体の完了時間を最小にするスケジュールを求める問題である。ここではすべてのプロセッサは同じ性能を持ち、タスク処理速度およびデータ転送速度について等しいものとする。また、どのタスクについても一度処理を開始すると中断することができないものとする。

### 2.4 従来の研究

本研究で取り扱う問題と類似した問題として、各プロセッサが共有メモリを持ち、タスク処理に並行したデータ転送が可能なバス結合マルチプロセッサシステム

を対象としたスケジューリング問題が研究されている[3],[4]。本稿ではタスク処理に並行したデータ転送が不可能なシステムを対象としており、先に対象とされたシステムに比べ通信オーバーヘッドの影響が大きくなる。

対象とするシステムの相違がスケジュールに及ぼす影響について説明する。図3(a)は、タスク処理に並行したデータ転送を許さない2台のプロセッサ上で図2のタスクグラフを実行する場合のスケジュールの例を示したものである。図3の(a)は上から順に、プロセッサ1, 2でのタスクの実行状況およびデータ転送状況、データ転送によるバスの使用状況を示したものである。図中ではタスク7はプロセッサ2の時刻135に割り当てられている。タスク7の先行タスクはプロセッサ1に割り当てられているタスク1とプロセッサ2に割り当てられているタスク2, 4である。そのためプロセッサ1から2へ時刻100から115の間にタスク1のデータ転送(Busの欄の1-7)を行なっている。図3(b)は、2台のプロセッサがタスク処理に並行してデータ転送できる場合のスケジュールを示したものである。(a)の場合と同様にタスク7にはタスク1からデータ転送が行なわれるが、時刻30のタスク3の実行と並行してタスク1のデータ転送(時刻40から55)が行なわれている。図3で示すように、タスク処理に並行したデータ転送を許さないときには許したときに比べて全体の処理時間が140から175と大きくなっている。

## 3 スケジューリングによる並列 DRC

### 3.1 DRCについて

LSIの設計情報は、最終的にマスク製作のための幾何学的なパターンデータに集約される。DRCとは、LSI設計の最終結果であるマスクパターンに対する設計検証であり、製造工程の限界からくるマスクパターン上の幾何学的な設計規則(最小間隔、最小幅など)について検証を行なうものである。

LSI製造工程において設計ミスのあるマスクパターンを使用することは、マスク再試作に直結し、開発期間の延長とコストの増大を招くことになる。そのためLSI製造の前には、DRCによってすべての設計ミスを取り除く必要がある。

### 3.2 DRCの検証手順

DRCの対象となるパターンデータは、多層のパターンデータ(レイヤ)から成っている。DRCでは各層のマスクパターンを単位として検証を行なうことが一般的である。また、与えられたレイヤに対してそのまま検証を行なうだけでなく、与えられたレイヤから別の新たなレ




図3: システムの相違によるスケジュールへの影響

イヤを作り出した後に検証を行なうことが可能である。

DRCの手順について説明する。DRCの基本となる手順は、まず与えられたレイヤから検証する部分のレイヤを作り、その後設計規則を満たすか検証するというものである。図4(a)にCMOS回路の一部のレイアウトを示す。このレイアウトには、チャンネルからのゲートのはみ出し長(図中 $x$ )とフィールド酸化膜のはみ出し長(図中 $y$ )についての設計規則が存在する。

この設計規則の検証手順は図5に示すような形式で記述される。1~5行目までは与えられたレイヤから検証する部分のレイヤを作る操作である。1, 2, 5行目では処理するレイヤのパターン図形の和集合(OR)となるレイヤを作り、3, 4行目では積集合(AND)となるレイヤを得ている。例えば、3行目でゲート層と $n+$ 拡散層の重なりを $ntrch$ というレイヤとして作り、4行目でゲート層と $p+$ 拡散層の重なりを $ptrch$ というレイヤとして作っている。さらに5行目で $ntrch$ と $ptrch$ を合わせて $channel$ というレイヤとして定義している。次に6, 7行目は作り出したレイヤを用いて設計規則の検証を行なう操作である。図4(b)は、(a)の $n$ 型トランジスタの部分を拡大し、6行目の操作について示したものである。6行目では $channel$ を拡大したものと $fl$ のANDを取ったもの(図4(b)の太線部)から、ゲートのはみ出し長 $x$ について検証を行なっている。

上述のようにDRCの検証手順はレイヤを入出力するオペレーション群から構成され、一般にオペレーション間にはレイヤ(データ)依存がある。そのためDRCの検証手順はタスクグラフによって表すことが可能である。図5の検証手順をタスクグラフで表したものが図2




図4: 設計規則の例

1.  $fl = nfl \mid pfl$ ;
2.  $gate = glntr \mid glptr \mid glsig$ ;
3.  $ntrch = glntr \ \& \ ndiffpw$ ;
4.  $ptrch = glptr \ \& \ pdifnw$ ;
5.  $channel = ntrch \mid ptrch$ ;
6.  $drc(gate, grow(channel, 0.1) \ \& \ fl, ext < 1.0)$ ;
7.  $drc(fl, grow(channel, 0.1) \ \& \ gate, ext < 2.0)$ ;

図5: 検証手順の記述

であり、検証手順の番号(行数)がタスク番号に対応している。

### 3.3 DRCのスケジューリング問題

DRCでは一度に行なう検証手順のオペレーション数は数百程度になる。大部分のオペレーションは単層または2層のレイヤに対して行なわれるため、先行するオペレーション数の平均は1以上2以下であると考えられる。またDRC処理時間についてのシミュレーション[6]によれば、オペレーション実行時間に対するデータ転送時間の比は10%程度であると考えられる。したがってDRCの検証手順を表すタスクグラフに対してスケジューリングを行なうことにより、DRCをマルチプロセッサ上での並列処理に展開することが可能である。

近年のLSIの超集積化にともない、大規模なマスクパターンに対して精密な検証を行なうDRCには膨大な計算時間が費やされてきた。そのためDRCを高速処理する必要性が高まり、従来からDRCの並列処理化が提案されてきた。本稿ではスケジューリングによってDRCを並列処理する場合の処理時間について5.2で検討する。

## 4 データ転送時間を考慮したスケジューリング手法

複数のプロセッサに処理すべきタスク集合を割り当て、処理時間の最小化を図るマルチプロセッサスケジューリング問題は、特殊な場合を除いてそのほとんどがNP困難な問題であることが知られている。このような問題においては、実用的なヒューリスティックアルゴリズムの開発が重要である。

本章では、データ転送時間およびプロセッサの空き時間の最小化を図るヒューリスティックなスケジューリング手法を提案する。

### 4.1 従来のスケジューリング手法

バス結合されたマルチプロセッサシステムを対象としたスケジューリング手法は、従来から数多く提案されている。その中で、各プロセッサが共有メモリを持ち、処理に並行した通信が可能であるマルチプロセッサシステムを対象とした実用的なスケジューリング手法としてCP/DT/MISF法[4]が挙げられる。この手法ではタスク数が40~100、タスク実行時間の総和とデータ転送時間の総和との比が10~150%の範囲のスケジューリング問題を対象としている。

本稿の対象とするシステムは処理に並行した通信が困難であるバス結合マルチプロセッサシステムである。

CP/DT/MISF 法では割り当て時に選択される個々のタスクの局所的なデータ転送時間に注目しているため、本稿で対象とするシステムについて適用した場合には全体のデータ転送時間が大きくなると考えられる。

そのため、処理に並行した通信が困難であるバス結合マルチプロセッサシステムについては、よりデータ転送時間に重点をおいたスケジューリング手法が必要である。

## 4.2 スケジューリングの方針

全体の処理時間を構成するものは、(i) タスク実行時間、(ii) データ転送時間、(iii) プロセッサの空き時間の3つである。このうち (i) は処理すべきタスクが与えられると決定される。したがって全体の処理時間の最小化を図るためには、(ii) および (iii) の最小化を図ることが必要である。

スケジューリングは、タスクの実行時刻およびデータの転送時刻を考慮してタスクをプロセッサに割り当てる操作である。この操作によって処理全体の完了に要する時間を最小化することは、前述のように NP 困難の問題である。そのため、プロセッサにタスクを割り当てる操作と、タスク実行およびデータ転送の時刻を決める操作に分けてスケジューリングを行なう。

(ii) はタスクをプロセッサに割り当てる際に決まる量であり、どのタスクをどのプロセッサに割り当てるかに依存する。(iii) はタスクの実行時刻およびタスク実行に必要なデータの転送時刻などの実行タイミングを決めると定まる量である。そのため、タスク割り当て時に正確に推定することが困難である。(ii) の最小化のみを考慮してタスクを割り当てると、タスクが特定のプロセッサに偏って割り当てられ、(iii) が大きくなる可能性がある。そこで (iii) を考慮してタスクを割り当てるために、(iv) 各プロセッサの処理時間を均等にすることが必要である。

本稿では (ii)~(iv) を考慮したスケジューリング手法を提案する。以下では提案手法を TALS(Task Assignment with Level Sort) 法と呼ぶ。

## 4.3 アルゴリズム

本稿で提案するアルゴリズムは、タスクのデータ依存を表すタスクグラフをもとに各タスクのレベルを求め、同一レベルに属するタスク集合ごとにプロセッサに割り当てる操作を基本とし、これをレベルの小さい順から繰り返すというものである。但しここでいうレベルとは、タスクグラフの先頭タスクから当該タスクまでの経路の最大タスク数である。

アルゴリズムの概要について説明する。まず各タスクについてレベルを計算し、タスク集合を各レベルごとの集合に分ける。

次に以下の処理を、分割した各レベルのタスク集合ごとにレベルの小さい順に実行する。

同一レベルのタスク集合に含まれるすべてのタスクをプロセッサに割り当てる。このようにすると、注目しているレベルより小さいレベルのタスクについての割り当てがすべて完了していることになり、注目するレベルのタスクを割り当てるときにはタスク実行に必要なデータがすべて揃っていることになる。プロセッサへのタスクの割り当ては (ii), (iv) を考慮して行なう。すなわち、注目するレベルの前のレベルまでの処理時間の小さいプロセッサほど、多くのタスクを割り当てる。この際に、注目するレベルのタスク全体の実行に必要なデータの転送時間の最小化を考慮する。最後に、注目するレベルのタスク実行に必要なデータの転送時刻を決定する。これは (iii) を考慮して転送可能時刻の早い順に決める。その後でタスクを逐次実行する。

図6を例に挙げ、TALS法のアルゴリズムを説明する。図6(b)は、(a)で示されるタスクグラフに対してスケジューリングを行なった結果である。以下にアルゴリズム中で用いられる記号の定義を示す。

$T_i$ : タスク  $i$                        $S_l$ : レベル  $l$  のタスク集合  
 $P_j$ : プロセッサ  $j$                        $n_l$ : レベル  $l$  のタスク数  
 $m$ : プロセッサ台数

- (1) 各タスク  $i$  のレベル  $l_i$  を求める。
- (2) レベル  $l$  の小さいタスク集合  $S_l$  から順に、実行に必要なデータが揃ったタスク (レディタスク) の集合とし、(3)~(6) を繰り返す。

[例1] 図6(a)に示すようにレベル1のタスク集合  $S_1$  は  $T_1, T_2, T_3$  である。他のレベルのタスク集合についても同様である。

- (3) 各プロセッサに割り当てられるタスク数を決定する。

まず次の規則でプロセッサの順番を決定する。

- (3-1) 処理完了時刻の早い順
- (3-2) (3-1) で決まらないときは、後続タスク数の総計の多い順

順番の若い  $q$  台のプロセッサとその他のプロセッサについて、次式によって割り当てられるタスク数を決定する。

$$\begin{aligned} \text{順番の若い } q \text{ 台} &= \lfloor n_l/m \rfloor + 1 \\ \text{残りの } m - q \text{ 台} &= \lfloor n_l/m \rfloor \quad (q = n_l \bmod m) \end{aligned}$$

[例2] 図6(b)において、 $S_2$ のタスクまでの割り当てが終了しており(図中の点線)、次に $S_3$ のタスクを割り当てるものとする。このとき $P_1 \sim P_3$ の処理時間は順に60, 40, 70である。また $S_3$ のタスク数 $n_3$ は4である。したがって $P_1 \sim P_3$ に割り当てられるタスク数は順に1, 2, 1となる。

(4) 各プロセッサのタスク要求リストを作成する。

各プロセッサ $P_j$ について、レディタスク割り当て時の優先順位を表すリストを作成する。次の規則によってタスクの優先順位を決める。

(4-1)  $T_i \in S_l$ の先行タスク集合が割り当てられたプロセッサの内、 $P_j$ を除くプロセッサの数を $g_{i,j}$ とする。また $T_i$ の実行に必要なデータの内、 $P_j$ が保持しないデータの転送時間の和を $t_{i,j}$ とする。このとき、転送時間積 $f_{i,j} = g_{i,j} * t_{i,j}$ の小さい順

(4-2) (4-1)で決まらないときには、 $g_{i,j}$ の小さい順

(4-3) (4-1),(4-2)で決まらないときには、 $T_i$ の後

続タスク数の多い順

[例3] 図6(c)は $P_1 \sim P_3$ のタスク要求リストを示したものである。図中の表は、上にあるタスクほど優先順位が高いことを表している。また表の右の()内の数字は転送時間積 $f_{i,j}$ である。ここでは、 $P_2$ について $T_6, T_7$ の転送時間積 $f_{i,2}$ の計算を示す。 $T_6$ が $P_2$ に割り当てられるとすると、 $T_6$ の先行タスク $T_5$ のデータ(データ転送時間10)は $P_3$ にあるため、 $f = 10$ となる。また、 $T_7$ については先行タスク $T_4, T_5$ のデータがそれぞれ $P_1, P_3$ にあるため、 $g = 2, t = 20$ となり $f = 40$ となる。

(5) タスク要求リストをもとにタスクを各プロセッサに割り当てる。

(5-1) 割り当て済みとなったタスク数が割り当てタスク数に満たず、かつ最小であるプロセッサ $P_j$ をタスク割り当ての対象とする。

(5-2) 割り当て対象のプロセッサの要求リストにおいて最初に示されたタスクが互いに重複しないとき、各々の対象のプロセッサにリストの最初に示されたタスクを割り当てる。

(5-3) 要求リストの最初に示されたタスクが重複するとき、対象のプロセッサの中から次の規則によってそのタスクを割り当てるプロセッサを決定する。

(5-3-1) 重複するタスク $T_i$ についての転送時間積 $f_{i,j}$ が小さいプロセッサ

(5-3-2) (5-3-1)で決まらないときには、 $g_{i,j}$ の少ないプロセッサ

[例4] 図6(c)に示すように $P_1 \sim P_3$ の要求するタスクが重複していないので、まずそれぞれに $T_6, T_8, T_9$ を割り当てる。さらに $P_2$ の割り当てタスク数が2であるので、 $P_2$ に残りの $T_7$ を割り当てる。

(6) 割り当てられたタスクの実行時刻、およびタスク実行に必要なデータ転送処理の時刻を決定する。

まず(5)で割り当てられたすべての $T_i$ について実行に必要なデータの転送時刻を決定する。このとき $T_i$ の実行に必要なデータの内、既に $T_i$ を割り当てたプロセッサに保持されているデータについては転送を行なう必要はない。データ転送の順序は次の規則によって決定する。

(6-1) データ転送可能時刻の早い順

(6-2) (6-1)で決まらないときには、データ転送時間の小さい順




図6: TALS法によるスケジューリング

その後で  $T_3$  を逐次実行する。

[例 5]  $P_1$  に割り当てられたタスクは  $T_6$  であり、 $P_2$  については  $T_7, T_8$ 、 $P_3$  については  $T_9$  である。図 6(b) に示すように、 $T_7$  には  $T_4, T_5$  のデータが必要であり、 $T_8$  には  $T_5$  のデータが必要である。 $T_6, T_9$  の実行に必要なデータはそれぞれの割り当てられたプロセッサに保持されているため転送の必要はない。 $T_4$  から  $T_7$  へのデータ転送可能時刻は 60 であり、 $T_5$  から  $T_7$  へのデータ転送可能時刻は 70 である。したがって  $T_4$  から  $T_7$  へのデータ転送を先に行なう。

## 5 アルゴリズムの評価

本章では、ランダムに生成したタスクグラフ、および実 DRC の検証手順から生成したタスクグラフについて TALS 法を適用し、性能評価を行なう。

### 5.1 ランダムタスクグラフによる評価

ここでは乱数を用いてタスクグラフを生成し、TALS 法を適用したときの性能を評価する。

[ランダムタスクグラフについて]

本稿で使用したタスクグラフは、タスク間の先行制約を一樣乱数によって生成し、さらにタスクの処理時間、各先行制約のエッジのデータ転送時間を正規乱数を用いて生成したものである。ランダムタスクグラフを生成するために与えるパラメータは、タスク数、平均先行タスク数とその標準偏差、タスク実行時間の平均と標準偏差、データ転送時間の平均と標準偏差である。今回の評価では、タスク数  $n$  を 50, 100, 200、平均先行タスク数  $\rho$  を 1.0, 2.0, 3.0、タスク実行時間の平均に対するデータ転送時間の平均の比  $\lambda$  を 10%, 50%, 100% としてランダムタスクグラフを生成した。

[評価]

タスク処理に並行したデータ転送が困難であるバス結合マルチプロセッサシステムについて、提案手法と CP/DT/MISF 法をそれぞれ適用したときの性能評価を行なった。但し CP/DT/MISF 法では、割り当てられたタスクの実行に必要なデータ転送をタスク実行の前に挿入するものとして評価を行なった。

プロセッサ台数 2, 4 としたときのタスク数とタスクグラフ処理時間の関係を表 1 に示す。タスクグラフ処理時間は、プロセッサ 1 台のときの処理時間を 1 としたときの相対的な並列処理時間の平均で表している。 $\rho, \lambda$  についてはそれぞれ 2.0, 50% としている。表 1 から、すべての  $n$  について TALS 法の処理時間が小さくなることがわかる。またプロセッサ台数が多く、タスク数が多

いほど処理時間が短縮される。

先行タスク数とタスクグラフ処理時間の関係を表 2 に示す。 $n, \lambda$  についてはそれぞれ 100, 50% としている。データ転送時間とタスクグラフ処理時間の関係を表 3 に示す。 $n, \rho$  についてはそれぞれ 100, 2.0 としている。この結果から  $\rho$  および  $\lambda$  を変化させた場合についても TALS 法の処理時間が小さくなることがわかる。

表 1: タスク数とタスクグラフ処理時間の関係

プロセッサ台数 $m$	スケジューリング手法	タスク数 $n$		
		50	100	200
2	TALS	0.707	0.685	0.672
	CP/DT/MISF	0.881	0.883	0.879
4	TALS	0.518	0.482	0.454
	CP/DT/MISF	0.755	0.730	0.729

表 2: 平均先行タスク数とタスクグラフ処理時間の関係

プロセッサ台数 $m$	スケジューリング手法	平均先行タスク数 $\rho$		
		1.0	2.0	3.0
2	TALS	0.600	0.685	0.764
	CP/DT/MISF	0.746	0.883	0.985
4	TALS	0.358	0.482	0.599
	CP/DT/MISF	0.534	0.730	0.975

表 3: データ転送時間とタスクグラフ処理時間の関係

プロセッサ台数 $m$	スケジューリング手法	データ転送時間の比 $\lambda$		
		10%	50%	100%
2	TALS	0.567	0.685	0.834
	CP/DT/MISF	0.690	0.883	1.125
4	TALS	0.333	0.482	0.684
	CP/DT/MISF	0.494	0.730	1.060




図 7: プロセッサ台数とタスクグラフ処理時間の関係

また、 $\rho$  が 3.0 のときおよび  $\lambda$  が 100% のときには、タスク間のデータ転送量が増加するため並列処理の効率が著しく低下している。

次にプロセッサ台数とタスクグラフ処理時間の関係を図 7 に示す。ここでは  $n$ ,  $\rho$ ,  $\lambda$  をそれぞれ 100, 2.0, 10% としたランダムタスクグラフに対して評価を行なった。図 7 より、両手法とも  $n$  が大きくなるにつれて処理時間が減少することがわかる。またすべての  $n$  について TALS 法の処理時間が小さく、 $n$  の増加に対する処理時間の減少率についても TALS 法の方が大きくなっている。さらに CP/DT/MISF 法では  $n$  が 8 のときに処理時間の減少が飽和しており、このときの処理時間は 42% である。TALS 法でも処理時間の減少が飽和する傾向にあるが、 $n$  が 10 のときに 18% という処理時間が得られている。

以上により、タスク処理に並行したデータ転送が困難であるバス結合マルチプロセッサシステムを対象とするスケジューリング手法として TALS 法が有効であることが示された。

## 5.2 DRC による評価

本節では DRC に TALS 手法を適用し、並列処理の効率の面から評価を行なう。

### [DRC の検証手順について]

ここで取り上げる DRC は、繰り返しのない 178 の検証手順から構成され、1 つの検証手順の先行制約となる手順の平均は 1.64 である。

### [評価]

DRC の各検証手順のデータ依存関係は既知であるので、各タスクの実行時間およびデータ転送時間を決定してタスクグラフを生成することで評価を行なう。ここでは  $\lambda$  を 10% とし、正規乱数を用いてタスク実行時間




図 8: DRC 処理時間

およびデータ転送時間を生成した。

図 8 は DRC のタスクグラフに提案手法を適用して求めた DRC 処理時間を示したものである。図中ではプロセッサ 1 台のときの DRC 処理時間で正規化した処理時間が示されている。図 8 より、DRC 処理時間はランダムタスクグラフによる評価の処理時間 (図 7) と同様な傾向を示していることがわかる。また  $n$  が 4 のときには 29%、10 のときには 16% という処理時間が得られている。

## 6 むすび

本稿では、処理に並行した通信が困難である単一バス結合マルチプロセッサシステムにおいて、通信オーバーヘッドを考慮したスケジューリング手法を提案した。またランダムタスクグラフと DRC に提案手法を適用し、その有用性の評価を行なった。

## 参考文献

- [1] Lenstra J.K. and Kan A.H.G.R.: "Complexity of Scheduling under Precedence Constraints", *Oper. Res.*, 26, 1, pp.22-35 (1978)
- [2] Thomas L.Adam, K.M.Chandy and J.R.Dickson: "A Comparison of List Schedules for Parallel Processing Systems", *Commun. ACM*, Vol.17, 12, pp. 685-90 (1974)
- [3] Kasahara H. and Narita S.: "Practical Multiprocessor Scheduling Algorithm for Efficient Parallel Processing", *IEEE Trans. Comput.*, C-33, 11, pp.1023-29 (1983)
- [4] 藤原和典, 白鳥健介, 鈴木 真, 笠原博徳: "データブロードおよびポストストアを考慮したマルチプロセッサスケジューリングアルゴリズム", *信学論 (D-I)*, J75-D-I, 8, pp.495-503 (1992)
- [5] Indurkha B., Stone H.S. and Lu Xi-cheng: "Optimal Partitioning of Randomly Generated Distributed Programs", *IEEE Trans. Software Eng.*, SE-12, 3, pp.483-95 (1986)
- [6] 上坂達生, 池田 浩, 河野一郎, 田丸啓吉: "平面分割によるデザインルールチェックの並列処理方法", *信学技報*, VLD93-10 (1993)