配置処理のための領域分割の改善

• Item type: SIG Technical Reports(1)
• 公開日: 1995-12-14
• タイトル: 配置処理のための領域分割の改善
• タイトル / 言語: en
• タイトル: Improved Subdivision for Placement
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋大学工学部
• 著者所属: 名古屋大学工学部
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Nagoya University
• 著者所属(英): en
• 著者所属(英): Faculty of Engineering, Nagoya University
• 著者名: 磯, 直行; 平田, 富夫
• 著者名(英): Naoyuki, Iso; Tomio, Hirata
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: VLSIやプリント配線板設計における概略配線処理では，配線領域を小領域に分割することがよく行なわれる．分割により得られた小領域の隣接関係を表現するグラフ上で経路探索を行ない，概略配線経路をその小領域の列で表す．概略配線経路が決定すれば素子間を実際に通過する配線数を見積もることができ，素子間に不要な幅を確保しないように素子の位置を調整することができる．この見積りを十分精度良く行なうためには，配線領域の小領域への分割の仕方を工夫することが必要である．本論文では，精度の良い配線数見積りが行なえるように三角形領域分割を改善する．また，改善された領域分割を実際の素子配置処理へ応用した結果についても述べる．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In VLSI and printed wiring board (PWB) layout design, global routing process subdivides the routing area and finds the topological paths using a graph which represents adjacency of subdivisions. Using the obtained global paths, we can estimate the number of wires passing through the gaps between opposite components and we can adjust the positions of components based on the estimation. In this paper, triangulation of routing area is improved so that the gaps are estimated accurately. The improved subdivision is applied to actual placement and its efficiency is proved experimentally.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 1995, 号 119(1995-SLDM-078), p. 151-156, 発行日 1995-12-14
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会