WEKO3
アイテム
プログラム可能なMSPA（Memory Sharing Processor Array）の設計法
https://ipsj.ixsq.nii.ac.jp/records/27834
https://ipsj.ixsq.nii.ac.jp/records/27834d0d47b6a-970f-4c69-be63-322827ec1614
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM96081002.pdf (665.1 kB)
|
Copyright (c) 1996 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1996-10-17 | |||||||
| タイトル | ||||||||
| タイトル | プログラム可能なMSPA（Memory Sharing Processor Array）の設計法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Programmable Design for Memory Sharing Processor Array (MSPA) | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東京工業大学電気電子工学科 | ||||||||
| 著者所属 | ||||||||
| 東京工業大学電気電子工学科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of EE Eng. Tokyo Institute of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Dept. of EE Eng. Tokyo Institute of Technology | ||||||||
| 著者名 |
李, 冬菊
× 李, 冬菊
|
|||||||
| 著者名(英) |
Dongju, Li
× Dongju, Li
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 筆者らは、規則構造のアルゴリズムを高速に実行するMSPA(emory Sharing Processor Arra)アーキテクチャを提案した。そこではシストリックアレイと異り、任意の数のプロセッサ要素を選択でき高い並列効率が達成できる点や設計過程が極めて簡単である点などのが特徴がある。今回はこれらの特徴を利用して、設計過程もハードウエアとして埋め込むことにより、応用範囲の広いプログラム可能なMSPAの設計法について述べる。得られたMSPAは、アルゴリズムサイズや先行制約関係などを入力パラメータに、それに適応したスケジュールやPE割り当てのためのパラメータを選択して、データバスやPE間接続などを変更する方式を採用しており、高速性を損なうことなく、プログラム性を実現している。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Memory sharing processor array (MSPA) architecture has been proposed with advantages of high efficient parallel processing, less data storage requirement, and high cost performance. MSPA design methodology has been developed with regularity structure and systematic procedure. In this paper, programmable MSPA is proposed to embed not only MSPA architecture, but design procedure into silicon chip so that various applications can be performed with excellently high speed. MSPA controller schedules operations corresponding to algorithm size, allocates resource altomaticaly, manipulates data flow among I/O ports, memory and processing elements (PEs). The introduction of this controller lead to a possibility to realize programmable and reconfigurable MSPA chip design. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 1996, 号 101(1996-SLDM-081), p. 9-16, 発行日 1996-10-17 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
