WEKO3
アイテム
Precomputed tableを用いたパストランジスタ論理の遅延計算
https://ipsj.ixsq.nii.ac.jp/records/27786
https://ipsj.ixsq.nii.ac.jp/records/2778674815c7d-dd78-4802-8da8-4ce3ef4221e0
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1997 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1997-10-28 | |||||||
タイトル | ||||||||
タイトル | Precomputed tableを用いたパストランジスタ論理の遅延計算 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Delay Calculation Method with Precomputed table for Pass - transistor Logic | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
神戸大学大学院自然科学研究科 | ||||||||
著者所属 | ||||||||
シャープ株式会社 | ||||||||
著者所属 | ||||||||
神戸大学工学部情報知能工学科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Science and Technology, Kobe University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Sharp Corporation | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Computer and Systems Engineering, Kobe University | ||||||||
著者名 |
李副烈
× 李副烈
|
|||||||
著者名(英) |
Bu-Yeol, Lee
× Bu-Yeol, Lee
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 我々は低消費電力LSIのための回路の構成手法として,パストランジスタ論理SPLとその論理設計CADを研究開発した.そのCADは遅延時間見積りの機能を必要とするが,パストランジスタの多段接続で構成されるSPLでは精度良く見積もることは困難であった.そこで本稿ではトランジスタの非線形性を1次元のprecomputed tableで表現し,RCモデルに使用されるTREEアルゴリズムを用いた遅延計算手法を提案する.提案手法は各トランジスタへの入力の傾きを考慮することで遅延計算を精密に行い,tableをコンパクトに表現することで高速化している.合計3.2KBのtableを用いてベンチマークデータで評価した結果,HSPICEとの誤差は平均で-3.3%と良好な結果が得られた. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | We have developed a pass-transistor logic SPL and a dedicated logic synthesis system for the low power LSI design. The system needed a function of delay calculation, however it was hard to realize a precise computation because SPL consisted of a long series of pass-transistors. This paper proposes a delay calculation method that uses small precomputed tables describing non-linear properties of the transistor. The TREE algorithm similar to the computation algorithm in the RC model is used. This method calculates the delays precisely considering the slope of waveforms, and realizes fast computation speed using small tables. Calculation results on MCNC benchmarks show that average errors are only -3.3% from HSPICE results although very small tables(3.2KB) are used. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1997, 号 103(1997-SLDM-085), p. 59-64, 発行日 1997-10-28 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |