WEKO3
アイテム
フラクタル画像圧縮の再構成可能アーキテクチャによる実現法
https://ipsj.ixsq.nii.ac.jp/records/27744
https://ipsj.ixsq.nii.ac.jp/records/2774427a91e21-01cc-4897-b1c6-5eb680ea029a
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1998 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1998-09-21 | |||||||
タイトル | ||||||||
タイトル | フラクタル画像圧縮の再構成可能アーキテクチャによる実現法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Method for Implementing Fractal Image Compression on Reconfigurable Architecture | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
NTTコミュニケーション科学研究所 | ||||||||
著者所属 | ||||||||
NTTコミュニケーション科学研究所 | ||||||||
著者所属 | ||||||||
NTTコミュニケーション科学研究所 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
NTT Communication Science Laboratories | ||||||||
著者所属(英) | ||||||||
en | ||||||||
NTT Communication Science Laboratories | ||||||||
著者所属(英) | ||||||||
en | ||||||||
NTT Communication Science Laboratories | ||||||||
著者名 |
松浦, 昭洋
× 松浦, 昭洋
|
|||||||
著者名(英) |
Akihiro, Matsuura
× Akihiro, Matsuura
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | FPGA等の再構成可能なハードウェアの出現により,その論理の可変性を活かした情報処理の研究が活発に行われている.本稿では,フラクタル画像圧縮に注目して,対象とする画像に特化したハードウェア構成を取ることで符号化を高速に行う再構成可能アーキテクチャによる実現法を提案する.フラクタル符号化においては画像ブロック間の2乗誤差の計算が主要な処理であるが,ハードウェアの再構成が可能な場合,その中で行われる大量の乗算は画像の濃度値を乗数とする定数乗算と見なすことができる.それにより,乗算の実行に汎用乗算器を用いる代わりに,定数に含まれるビットのビットパターンから決まる数のシフトと加減算によって行うことが可能となる.このような構成により,固定的なアーキテクチャによる場合に較べて.ハードウェア上に実現される乗算処理の並列度が2倍以上となることを平均的な演算数の見積もりとFPGAを用いた実験により示す. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | By the emergence of reconfigurable hardware such as FPGAs, researches that make use of it have been recently done. In this paper, we focus on fractal image compression and propose a method to implement its encoding phase on reconfigurable architecture. In the encoding, computation of root-mean-squres between two blocks is the most time-consuming part. On reconfigurable architecture, many multiplications in the rms computations can be regarded as constant multiplications. This makes it possible to use shifts and adders instead of multipliers for the computaions. We show by the estimation of the number of operations needed on average and by the experiments that parallelism on the reconfigurable architecture is more than twice than that implemented on fixed architecture. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1998, 号 87(1998-SLDM-089), p. 67-74, 発行日 1998-09-21 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |