WEKO3
アイテム
FPGA設計用統合環境を用いたASIC設計事例
https://ipsj.ixsq.nii.ac.jp/records/27722
https://ipsj.ixsq.nii.ac.jp/records/27722f2c63258-3a6a-4781-9711-72c5c3b682ec
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1998 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1998-12-10 | |||||||
タイトル | ||||||||
タイトル | FPGA設計用統合環境を用いたASIC設計事例 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | An ASIC Design Methodology Using an Integrated Design Tool for FPGAs | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
京都大学大学院情報学研究科 | ||||||||
著者所属 | ||||||||
京都大学大学院情報学研究科/京都高度技術研究所 | ||||||||
著者所属 | ||||||||
京都大学大学院情報学研究科 | ||||||||
著者所属 | ||||||||
京都大学大学院情報学研究科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Informatics, Kyoto University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Informatics, Kyoto University/Advanced Software Technology & Mechatronics Research Institute of KYOTO | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Informatics, Kyoto University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Informatics, Kyoto University | ||||||||
著者名 |
小林, 和淑
× 小林, 和淑
|
|||||||
著者名(英) |
K., Kobayashi
× K., Kobayashi
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本稿では,MAX+PLUSII (MAX)でAHDLを用いて設計したASICと,Verilog-HDL,VHDLを用いてDesign Compilerで設計したASICとの性能の比較を行う.MAXを用いてASICの上流設計ができれば,FPGA上に実現された回路をそのままASICにすることができる.ツールの使用法も簡便で,設計者への初期負担が非常に小さい.学生や社会人のLSI導入教育へも利用できる.設計事例として,「BCD電卓」,「教育用マイクロプロセッサKuechip2」を例にあげ,AHDLで設計した回路をASIC向けにリターゲットしても,その性能,回路面積が?erilog-HDLや,VHDLで設計した回路と遜色ないことを示す. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Here, we compare ASIC design methodologies between MAX+PLUSII for FPGAs and conventional ASIC design environment by Verilog-HDL or VHDL. MAX+PLUSII is an FPGA design framework that integrates a schematic entry, an HDL Compiler and a simulator. If MAX can be applied to ASIC designs, designers can easily master the design flow to its user-friendly GUI environment. We apply the proposed MAX+PLUSII-based ASIC design methodology to two designs, "a BCD calculator", and "A Microprocessor for Education of Computer Hardware and LSI Design: Kuechip2". The proposed method achieves good performance and small area. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 1998, 号 113(1998-SLDM-090), p. 147-152, 発行日 1998-12-10 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |