WEKO3
アイテム
クラスタリングと新しい配置モデルに基づくタイミングドリブンスタンダードセル配置手法
https://ipsj.ixsq.nii.ac.jp/records/27551
https://ipsj.ixsq.nii.ac.jp/records/27551feb6348f-35dc-4185-9275-0bf19f93ba4a
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2001 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2001-11-28 | |||||||
タイトル | ||||||||
タイトル | クラスタリングと新しい配置モデルに基づくタイミングドリブンスタンダードセル配置手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Timing - Driven Standard - Cell Placement Method Based on Cell - Clustering and the New Placement Model | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
広島大学大学院工学研究科 | ||||||||
著者所属 | ||||||||
広島大学大学院工学研究科 | ||||||||
著者所属 | ||||||||
広島大学ナノデバイス・システム研究センター | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Engineering Hiroshima University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Graduate School of Engineering Hiroshima University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Research Center for Nanodevices and Systems Hiroshima University | ||||||||
著者名 |
岩内, 宣之
× 岩内, 宣之
|
|||||||
著者名(英) |
Nobuyuki, Iwauchi
× Nobuyuki, Iwauchi
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本稿では大規模スタンダードセルLSI設計に対し、タイミング制約を陽に考慮した、新しい配置モデルに基づくスタンダードセル配置設計手法を提案する。提案手法ではセル配置を概略配置と詳細配置の2段階に分けて行なう。まず、提案手法の第1段階ではタイミング制約の基点となるレジスタに着目してセル同士をクラスタリングし、クラスタ集合を生成する。次に生成したクラスタを格子状(グローバルビン)に分割したチップエリア上にシミュレーティッドアニ?リング(SA)を用いて配置する。各クラスタは連結した複数のグローバルビンに配置されるものとし、クラスタの配置形状は任意とする。この配置モデルをアメーバモデルという。提案手法ではクラスタの配置形状が矩形に制約されないため、タイミング制約を満たした質の高いレイアウトを得ることができる。配置手法の第2段階ではクラスタをセルに分解し、タイミング制約を考慮しながら各セルをセル行に割り当てることにより最終的なスタンダードセル配置を得る。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | In this paper, a new timing-driven cell placement method based on the new placement model is proposed for VLSI standard cell layout. The proposed method consists of two stages: global placement and detailed placement. In the first stage, the set of clusters are constructed by clustering cells, considering registers, for which the timing constraints are given. Then, with the simulated annealing based method, clusters are placed on the chip area, which is partitioned into the set of global bins. In the proposed method, the shape of each cluster is not restricted to a rectangle, but can be arbitrarily given under some conditions. This placement model is called the amoeba model. Since the flexibility of cluster placement is increased due to this new placement model, a satisfactory placement satisfying timing constraints can be obtained. In the second stage of the proposed method, each cluster is decomposed into the set of cells, and cells are assigned to cell rows, considering timing constraints, to produce a final cell placement. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2001, 号 117(2001-SLDM-103), p. 57-62, 発行日 2001-11-28 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |