同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価

• Item type: SIG Technical Reports(1)
• 公開日: 2003-11-27
• タイトル: 同期式仕様記述を用いた非同期式VLSI設計支援CADシステムの構築と評価
• タイトル / 言語: en
• タイトル: Implementation and Evaluation of CAD System for the SDI Model Based Asynchronous Circuits
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東京大学先端科学技術研究センター
• 著者所属: 東京大学先端科学技術研究センター
• 著者所属: 東京大学先端科学技術研究センター
• 著者所属: 東京大学先端科学技術研究センター
• 著者所属: 東京大学先端科学技術研究センター
• 著者所属: 東京大学先端科学技術研究センター
• 著者所属(英): en
• 著者所属(英): Research Center for Advanced Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Research Center for Advanced Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Research Center for Advanced Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Research Center for Advanced Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Research Center for Advanced Science and Technology, The University of Tokyo
• 著者所属(英): en
• 著者所属(英): Research Center for Advanced Science and Technology, The University of Tokyo
• 著者名: 今井, 雅; Metahan, Özcan; 小暮, 千賀明; 齋藤, 寛; 中村, 宏; 南谷, 崇
• 著者名(英): Masashi, Imai; Metehan, ÖZcan; Chikaaki, Kogure; Hiroshi, Saito; Hiroshi, Nakamura; Takashi, Nanya
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 非同期式システム実装はタイミングに関連する諸問題を解決するための一つの手段であり、近年様々な研究が行われている。我々は非同期システムの回路構成及び設計方式に関していくつかの提案を行い、設計支援環境の構築を行っている。本稿では、実装を行った非同期式システム設計支援CAD環境「AINOS」について、初めに設計モデル及び設計方式について説明し、次に実装したAINOSの機能を示す．また、AINOSが前提とするSDIモデルと呼ばれる遅延モデルにおける回路要素の遅延変動とそのばらつきに関してSPICEシミュレーションにより評価した結果を示し、環境変動などに伴う個々の素子の遅延変動率が大きい場合、遅延変動率のばらつきの大きさに基づいて設計されるSDIモデルに基づいた非同期式システムの方が同期式システムとして実装されたものと比較して、遅延変動に対する耐性を維持しつつ、高い速度性能を持つシステムを実現することが出来ることを示す。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: Asynchronous design style is going to be recognized as a feasible solution to many serious timing-related problems. We have proposed some design styles for the SDI model based asynchronous circuits and implemented a CAD System named "AINOS" In this paper, we show first the circuit model, the design methodology, and the function of "AINOS" Then as an example that shows the validity of the SDI model, we show some evaluation results of the scaling ratio between delays of circuit components under standard condition and delays under various conditions using SPICE simulation. Finally, we present how to decide the value of K that represents the degree of variation in the scalable delay distribution between any two components and show some evaluation results of the K in different technologies.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2003, 号 120(2003-SLDM-112), p. 115-120, 発行日 2003-11-27
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会