WEKO3
アイテム
資源共有型VLIWプロセッサの性能評価
https://ipsj.ixsq.nii.ac.jp/records/27326
https://ipsj.ixsq.nii.ac.jp/records/273266b020325-d1f0-4e90-841b-ae68a64659b5
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM03113002.pdf (603.2 kB)
|
Copyright (c) 2004 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2004-01-22 | |||||||
| タイトル | ||||||||
| タイトル | 資源共有型VLIWプロセッサの性能評価 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Performance Evaluation of Resource - Shared VLIW Processor Array | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 京都大学大学院情報学研究科 | ||||||||
| 著者所属 | ||||||||
| 京都大学大学院情報学研究科 | ||||||||
| 著者所属 | ||||||||
| 京都大学大学院情報学研究科 | ||||||||
| 著者所属 | ||||||||
| 日本IBM | ||||||||
| 著者所属 | ||||||||
| 東京大学大規模集積システム | ||||||||
| 著者所属 | ||||||||
| 京都大学大学院情報学研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Informatics, Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Informatics, Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Informatics, Kyoto University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| IBM Japan | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| VLSI Design and Education Center, The University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Informatics, Kyoto University | ||||||||
| 著者名 |
荒本, 雅夫
× 荒本, 雅夫
|
|||||||
| 著者名(英) |
Masao, Aramoto
× Masao, Aramoto
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 我々はSMT技術をVLIWプロセッサに適用した資源共有型VLIWプロセッサを提案する．変数の依存関係の解析はコンパイラで静的に行い，実行資源の割り当てはハードウェアで動的に行う．従って，ハードウェアは単純なまま，実行資源あたりの処理能力を向上させることができる。評価実験の結果，４つの実行資源がある場合，通常のプロセッサよりも資源使用効率を2.6倍に向上させることができる見通しが得られた． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | We propose a Resource-Shared VLIEW Processor Array which is a VLIW processor on the SMT technology. In the proposed processor array, a compiler (software) statically analyzes the dependency of a variable, and a hardware dynamically assigns execution resources. Therefore, hardware can be utilized as much as possible while its structure becomes very simple. Experimental results show that hardware resources of the proposed processor are used 2.6 times more frequent than a conventional VLIW processor when four parallel resources are prepared. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 2004, 号 5(2003-SLDM-113), p. 7-12, 発行日 2004-01-22 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
