WEKO3
アイテム
IP再利用を容易化する検証IPとアサーション-検証IPとSTARCにおける取り組み-
https://ipsj.ixsq.nii.ac.jp/records/27202
https://ipsj.ixsq.nii.ac.jp/records/27202a24b0575-1607-41c0-8f67-f25b8c8d974e
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2005 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2005-01-25 | |||||||
タイトル | ||||||||
タイトル | IP再利用を容易化する検証IPとアサーション-検証IPとSTARCにおける取り組み- | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Verification IP and Assertion for IP-Reuse promotion-Verification IP and the related activities in STARC- | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
株式会社半導体理工学研究センター(STARC) | ||||||||
著者所属(英) | ||||||||
en | ||||||||
IP Reuse Group,Design Technology Development Dept. STARC | ||||||||
著者名 |
今井, 正紀
× 今井, 正紀
|
|||||||
著者名(英) |
Masanori, Imai
× Masanori, Imai
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 複雑化するSoCと製品サイクルの縮小に対応するため設計生産性向上への要求が増大している。IP再利用がその解決には必須である。結果として、SoCにおけるIPの搭載率の向上が益々見られるようになっている。ここで搭載されるIPには内製IPとともに3rdパーティからの調達IPがあり、しばしば特に調達IPの機能品質の問題が指摘されており、IP再利用における阻害要因になっている。つまりIP再利用の容易化を図るには先ず検証品質、効率向上により設計-検証間ギャップを埋める必要がある。それに向けてはIP品質の向上に繋がる標準化が必要であり、STARCではアサーションチェッカーを含む検証IPに関するガイドライン策定などの取り組みを行っている。それらについて概要を紹介する。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Growing complexity of SoC`s and reducing life cycle time of electronic products both are demanding higher design productivity. IP reuse is an absolute must for its solution. Consequently, the growing number of IP cores tend to be integrated into a single chip to improve the productivity. As well known,integrated IP cores include 3rd party IP cores besides dedicated IP ones.The 3rd party IP cores are sometimes said to be problematic in functional quality, which is one of the main roadblocks that disturb IP reuse promotion. Therefore, to ease IP reuse,we need to close design-Verification gap in advance by IP puality enhancements and efficient verification methodologies like as the assertion technology. We are developing IP related standards leading to attaining our goals. A guideline for verification IP`s including assertion checkers is one of such standards. Those activities in STARC are outlined. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2005, 号 8(2004-SLDM-118), p. 35-38, 発行日 2005-01-25 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |