WEKO3
アイテム
LUTカスケード・エミュレータを用いた論理シミュレーションについて
https://ipsj.ixsq.nii.ac.jp/records/27120
https://ipsj.ixsq.nii.ac.jp/records/27120377d5e64-3cb5-4b91-9923-fc53ff7fff9d
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2005 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2005-11-30 | |||||||
タイトル | ||||||||
タイトル | LUTカスケード・エミュレータを用いた論理シミュレーションについて | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Logic Simulation using an Look-Up Table Cascade Emulator | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
九州工業大学大学院情報創成工学専攻 | ||||||||
著者所属 | ||||||||
九州工業大学情報工学部 | ||||||||
著者所属 | ||||||||
九州工業大学情報工学部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Program of Creation Informatics Kyushu Institute of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Computer Science and Electronics Kyushu Institute of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Computer Science and Electronics Kyushu Institute of Technology | ||||||||
著者名 |
中原, 啓貴
× 中原, 啓貴
|
|||||||
著者名(英) |
Hiroki, NAKAHARA
× Hiroki, NAKAHARA
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本論文では,LUT(Look-Up Table)カスケード・エミュレータを用いたサイクルベース形式論理シミュレーションについて述べる.LUTカスケード・エミュレータとは,複数のLUT(セル)を直列に接線したLUTカスケードを模擬するアーキテクチャである.LUTカスケード・エミュレータは制御部とメモリとレジスタを持ち,書き換え可能な接続回路でメモリと各レジスタの接続を行い,メモリのアドレスを計算する.そして,メモリに格納したセルを読み出す.以上を繰り返して論理回路を評価する.本手法は,LUTカスケード・エミュレータを汎用のPC上でソフトウェアを用いて実現する.本手法のシミュレーション実行時間,及びシミュレーション準備時間はLevelized Compiled Code(LCC)に比べ,18倍~2621倍高速である. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | This paper shows a cycle-based logic simulation method using an LUT cascade emulator. The LUT cascade emulator is an architecture that emulates LUT cascades , where multiple-output LUTs (cells) are connected in series. The LUT cascade emulator has a control part, a large memory, and registers. It connects the memory to each register by a programmable interconnection circuit, and evaluates the given circuit stored in the memory. This method realizes the LUT cascade emulator on a PC by a software. Experimental results show that this method is 18-2621 times faster than the LCC. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2005, 号 121(2005-SLDM-122), p. 185-190, 発行日 2005-11-30 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |