重回帰分析により得られた1次式によるインダクタンスを考慮した配線遅延の見積り

• Item type: SIG Technical Reports(1)
• 公開日: 2005-11-30
• タイトル: 重回帰分析により得られた1次式によるインダクタンスを考慮した配線遅延の見積り
• タイトル / 言語: en
• タイトル: Fast Interconnect Delay Estimation with Considering Inductance Based on Multiple Regression Analysis
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 早稲田大学理工学部コンピュータ・ネットワーク工学科
• 著者所属: 早稲田大学理工学部コンピュータ・ネットワーク工学科
• 著者所属: 早稲田大学理工学部コンピュータ・ネットワーク工学科
• 著者所属: 早稲田大学理工学部コンピュータ・ネットワーク工学科
• 著者所属: 早稲田大学理工学部コンピュータ・ネットワーク工学科
• 著者所属(英): en
• 著者所属(英): Department of Electronics Infomation and Communication Engineering Waseda University
• 著者所属(英): en
• 著者所属(英): Department of Electronics Infomation and Communication Engineering Waseda University
• 著者所属(英): en
• 著者所属(英): Department of Electronics Infomation and Communication Engineering Waseda University
• 著者所属(英): en
• 著者所属(英): Department of Electronics Infomation and Communication Engineering Waseda University
• 著者所属(英): en
• 著者所属(英): Department of Electronics Infomation and Communication Engineering Waseda University
• 著者名: 鈴木, 康成; マルタディナタアンワル; 戸川, 望; 柳津, 政生; 大附, 辰夫
• 著者名(英): Kosei, SUZUKI; Marta, D.ANWAR; Nozomu, TOGAWA; Masao, YANAGISAWA; Tatsuo, OHTSUKI
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: DSM（Deep SubMicron technology）時代では高位設計の際，フロアプランや配線抵抗などを考慮する必要が出でくる．また，高位設計で繰り返し行われるグローバル配線遅延の見積もりの際，インダクタンスの影響が無視できない．本稿ではインダクタンスを考慮してグローバル配線遅延を見積もる方法について述べる．本稿ではドライバーRLC配線一負荷モデルのステップ応答のが50％に達するまでの時間（50％遅延）を見積もる．提案する見積もり式は，あらかじめ素子値を説明変数として重回帰分析により得られた1次式を用いる．本手法は遅延の内，time of flightが支配的な場合に適用可能で，SPICEで計算した値との誤差を最大約15％，平均約2.5％で見積もることができる．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In recent DSM (Deep SubMicron) technology, we need to take some important points, such as floorplaning, interconnect resistance and so on into consideration. It has been shown that inductance effect on clock, power, bus and macroblock interconnect is considerably large. In this paper we propose a new method to estimate single interconnect 50% delay by using an approximated equation given by multiple regression analysis. The proposed method achieved higher accuracy and less amount of operation than those of a conventional method.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2005, 号 121(2005-SLDM-122), p. 109-114, 発行日 2005-11-30
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会