同位相構造に基づく特定用途を考慮したFPGA相互接続遅延テスト

• Item type: SIG Technical Reports(1)
• 公開日: 2005-11-30
• タイトル: 同位相構造に基づく特定用途を考慮したFPGA相互接続遅延テスト
• タイトル / 言語: en
• タイトル: Delay Testing for Application-Specific Interconnects of FPGAs based on Inphase Structure
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 奈良先端科学技術大学院大学 情報科学研究科
• 著者所属: 奈良先端科学技術大学院大学 情報科学研究科
• 著者所属: 奈良先端科学技術大学院大学 情報科学研究科
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science Nara Institute of Science and Technology
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science Nara Institute of Science and Technology
• 著者所属(英): en
• 著者所属(英): Graduate School of Information Science Nara Institute of Science and Technology
• 著者名: 矢茸光佑; 大竹哲史; 藤原, 秀雄
• 著者名(英): Kosuke, Yabuki; Satoshi, Ohtake; Hideo, Fujiwara
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，特定用途を考慮したFPGA（Field－Programmable Gate Array）の相互接続線のパス遅延故障に対するテスト手法を提案する．まず，コンフィグレーションが同位相構造を有する順序回路の場合，そこで実際に使用される相互接続線に対して，2つのテストコンフィグレーションを用いて各コンフィグレーションあたり「最大順序深度＋2」のテスト実行時間ですべてのパスをロバストにテストできることを示す．この手法を無閉路順序回路，閉路を有する順序回路に応用する．閉路を有する順序回路では，テストコンフィグレーション数を2にするために，与えられた特定用途のコンフィグレーションの設計変更（テスト容易化コンフィグレーション）を行う．提案法では，未使用の領域についてはテストを行わないことにより，過剰テストを削減し，テスト実行時間，歩留まりを向上する．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: This paper presents a method of path delay fault testing for application-specific interconnects ln field-programmable gate arrays (FPGAs). The paper shows that if the circuit structure of a configuration corresponding to an application is inphase structure, all the paths in the circuit can be robustly tested by using two configurations with test application time d+2 for each configuration where d is the maximum sequential depth of the circuit. The scheme for inphase structure is extended for acyclic structure and general structure. For cyclic sequential circuits, the original configuration is modified by configuration for testability method so that the number of test configurations for the circuit can be two. The proposed method reduces overtesting by excluding paths of outside the configured area in the FPGA.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2005, 号 121(2005-SLDM-122), p. 43-48, 発行日 2005-11-30
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会