WEKO3
アイテム
遅延変動を考慮したクロック木の構築手法
https://ipsj.ixsq.nii.ac.jp/records/27057
https://ipsj.ixsq.nii.ac.jp/records/270575abf99c1-09d8-43d1-88ba-1531789f398c
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2006 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2006-03-16 | |||||||
タイトル | ||||||||
タイトル | 遅延変動を考慮したクロック木の構築手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Clock Tree Construction Method Under Delay Variations | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
東京工業大学大学院理工学研究科集積システム専攻 | ||||||||
著者所属 | ||||||||
東京工業大学大学院理工学研究科集積システム専攻 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Communications and Integrated Systems, Tokyo Institute of Technology | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Communications and Integrated Systems, Tokyo Institute of Technology | ||||||||
著者名 |
井口, 雅之
× 井口, 雅之
|
|||||||
著者名(英) |
Masayuki, IGUCHI
× Masayuki, IGUCHI
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | LSI回路の大規模化高速化によって,様々な要因により生じる遅延変動が回路動作に与える影響が大きくなっており,各レジスタまでのクロック遅延の差を積極的に利用する準同期式回路においても遅延変動の考慮が求められている.本稿では,時定数の大きなクロック遅延変動を考慮したクロック木の構築手法を提案する.提案手法では,クロック遅延の変動は配線長に比例するが,信号伝搬のあるレジスタ対へのクロック配線の共通部分における遅延変動は,回路の動作条件に影響しないとの前提でクロックスケジュールを決定し,そのクロックスケジュールを目標にクロック木を構築する.ベンチマーク回路による実験で提案手法の効果を確認した. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | As LSI chips become larger and faster, the effect of delay variations on the circuit behavior becomes larger. The consideration of delay variations is requested in semi-synchronous circuits that use the difference of clock delays effectively, too. In this paper, we propose a clock tree construction method that takes delay variations of a long time constant into account. In the proposed method, first, an objective clock schedule is obtained under the assumption that delay variations of clock delay are proportional to the wire length, but that the delay variations on the common part of clock wire to a register pair with signal propagation do not affect the circuit behavior. Then, a clock tree is constructed so that the clock schedule realized by the clock tree approaches the objective clock schedule. In experiments, the validity of the proposed method is confirmed. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AA11451459 | |||||||
書誌情報 |
情報処理学会研究報告システムLSI設計技術(SLDM) 巻 2006, 号 28(2006-SLDM-124), p. 55-60, 発行日 2006-03-16 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |