WEKO3
アイテム
マトリックス型超並列プロセッサにおける変数のメモリ割り当て最適化手法
https://ipsj.ixsq.nii.ac.jp/records/26910
https://ipsj.ixsq.nii.ac.jp/records/2691082e1beef-ac81-40b0-b6b0-b6e44489f64a
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-SLDM07130001.pdf (854.9 kB)
|
Copyright (c) 2007 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2007-05-10 | |||||||
| タイトル | ||||||||
| タイトル | マトリックス型超並列プロセッサにおける変数のメモリ割り当て最適化手法 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Memory Assignment Method for Matrix Processing Array | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 大阪大学大学院情報科学研究科 | ||||||||
| 著者所属 | ||||||||
| 大阪大学大学院情報科学研究科 | ||||||||
| 著者所属 | ||||||||
| 大阪大学大学院情報科学研究科 | ||||||||
| 著者所属 | ||||||||
| 大阪大学大学院情報科学研究科 | ||||||||
| 著者所属 | ||||||||
| 大阪大学大学院情報科学研究科 | ||||||||
| 著者所属 | ||||||||
| 株式会社ルネサステクノロジシステムソリューシヨン統括本部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Technology, Osaka University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Technology, Osaka University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Technology, Osaka University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Technology, Osaka University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Science and Technology, Osaka University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| RENESAS Technology Corporation | ||||||||
| 著者名 |
小橋, 晶
× 小橋, 晶
|
|||||||
| 著者名(英) |
Akira, KOBASHI
× Akira, KOBASHI
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 研究では マトリックス型超並列プロセッサＭＴＡ(MaTrix processing Array)の変数のメモリへの割り当て最適化手法について提案する．Ｍｎは 株式会社ルネサステクノロジにより開発された信号処理用途向け並列プロセッサであり，ＭＩＡ内部に複数存在するメモリへの変数の割り当てによって 演算に必要な実行サイクル数が大きく変化する．そこで本研究では 変数の割り当てによって発生するオーバーヘッドを最小にする，変数のメモリへの割り当て最適化手法を提案する．提案手法により，ＤＣＴ演算における変数の割り当てを考慮しない場合におけるオーバーヘッドを約96％削減できることを確認した． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | MTA (MaTrix processing Array), which is developed by Renesas Technology Corp., can achieve high performance for digital signal processing using its high parallelism. However, the execution cycles of MTA greatly change by the data assignment for the internal memories. In this paper, we propose a data assignment optimization method for MTA. Experimental results show that proposed method can reduce overhead about 96% in the case of DCT. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AA11451459 | |||||||
| 書誌情報 |
情報処理学会研究報告システムLSI設計技術（SLDM） 巻 2007, 号 39(2007-SLDM-130), p. 1-6, 発行日 2007-05-10 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
