部分積加算における信号遷移回数の削減による配列型乗算器の低消費エネルギー化設計

• Item type: SIG Technical Reports(1)
• 公開日: 2007-11-21
• タイトル: 部分積加算における信号遷移回数の削減による配列型乗算器の低消費エネルギー化設計
• タイトル / 言語: en
• タイトル: Design of Low Energy Array Multipliers by Reducing Signal Transitions in Partial Product Accumulators
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋大学大学院 情報科学研究科 情報システム学専攻
• 著者所属: 名古屋大学大学院 情報科学研究科 情報システム学専攻
• 著者所属: 名古屋大学大学院 情報科学研究科 情報システム学専攻
• 著者所属: 名古屋大学大学院 情報科学研究科 情報システム学専攻
• 著者所属(英): en
• 著者所属(英): Department of Information Engineering, Graduate School of Information Science, Nagoya University
• 著者所属(英): en
• 著者所属(英): Department of Information Engineering, Graduate School of Information Science, Nagoya University
• 著者所属(英): en
• 著者所属(英): Department of Information Engineering, Graduate School of Information Science, Nagoya University
• 著者所属(英): en
• 著者所属(英): Department of Information Engineering, Graduate School of Information Science, Nagoya University
• 著者名: 川島, 裕崇; 中村, 一博; 高木, 直史; 高木, 一義
• 著者名(英): Hirotaka, KAWASHIMA; Kazuhiro, NAKAMURA; Naofumi, TAKAGI; Kazuyoshi, TAKAGI
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 本稿では，信号の遷移回数を減らすことによって配列型乗算器の消費エネルギーを削減する手法を提案する．CMOS 回路では，信号が遷移する時に多くのエネルギーが消費される．演算を行ううえで有意な信号遷移は１演算あたり高々1回であり，2回以上の遷移は無駄なエネルギーを消費する原因となっている．乗算器の各信号では，信号遷移の伝搬が原因となり1回の演算で複数の信号遷移が起こっている．そこで本研究では，演算過程において信号の値を一定期間固定することで無駄な遷移を削減する．信号の値を固定し，不要な信号遷移の伝搬を防いだ．シミュレーション行い消費エネルギーを見積もったところ，32ビット配列型乗算器の消費エネルギーが約 33％小さいという結果が得られた．また，演算過程における信号の固定順序を変えたところ，消費エネルギーがさらに約 20％小さいという結果が得られた．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We propose a method to reduce energy consumption of array multipliers by reducing the number of signal transitions. In CMOS circuits, power consumption is caused by signal transitions. The number of meaningful signal transitions for a operation is one. Signal transitions on partial product accumulator in multipliers cause many meaningless signal transitions and consume much energy. We reduce the number of meaningless signal transitions by fixing signal on operation process. Simulation results show that 32bit array multiplier using the method consumes 33％ smaller energy. We also focus on the order of fixing signals to reduce the energy consumption, and the energy consumption of the multiplier is 20％ smaller.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2007, 号 114(2007-SLDM-132), p. 103-108, 発行日 2007-11-21
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会