オペランドの和を利用した小面積乗算器

• Item type: SIG Technical Reports(1)
• 公開日: 2008-11-10
• タイトル: オペランドの和を利用した小面積乗算器
• タイトル / 言語: en
• タイトル: Area Efficient Multipliers Utilizing the Sum of Operands
• 言語: eng
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 名古屋大学大学院情報科学研究科情報システム学専攻
• 著者所属: 名古屋大学大学院情報科学研究科情報システム学専攻
• 著者所属(英): en
• 著者所属(英): Department of Information Engineering, Graduate School of Information Science, Nagoya University
• 著者所属(英): en
• 著者所属(英): Department of Information Engineering, Graduate School of Information Science, Nagoya University
• 著者名: 川島, 裕崇; 高木, 直史
• 著者名(英): Hirotaka, Kawashima; Naofumi, Takagi
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 並列乗算の最初のステップで生成される部分積のビット数を削減する手法を提案する．提案手法におけるピット数を削減した部分積を Integrated Partial Product (IPP） と呼ぶ．提案手法では乗数，被乗数のビットの値の組合せにより 4 つの場合を考え，1 つを選択することで IPP の値を決定する．オペランドの和を利用することにより，IPP の総ビット数は通常の部分積の総ビット数の約半分となる．提案手法は符号なし乗算，符号つき乗算の両方に適用できる．提案手法を用いた乗算器は従来の配列型乗算器や Wallace 乗算器より約 30%，2 ビット Booth の手法を用いた乗算器より約 10% 小面積であった．
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: A method to halve the number of partial product bits in multiplication is proposed. An integrated partial product (IPP) is introduced. The method separates the IPP into four cases. Each case is represented in half the number of the original partial product bits by utilizing the sum of the operands. The value of the IPP is obtained by selecting a value from the four cases. The proposed method is applicable to both unsigned and signed multiplication. Multipliers using the proposed method are smaller than array multipliers and Wallace multipliers by approximately 30%, and smaller than multipliers with radix-4 Booth's method by approximately 10%.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AA11451459
• 書誌情報: 情報処理学会研究報告システムLSI設計技術（SLDM）; 巻 2008, 号 111(2008-SLDM-137), p. 25-30, 発行日 2008-11-10
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会