ソフトウェアパイプラインによる条件分岐の際のハザードの影響の削減

• Item type: SIG Technical Reports(1)
• 公開日: 1994-01-27
• タイトル: ソフトウェアパイプラインによる条件分岐の際のハザードの影響の削減
• タイトル / 言語: en
• タイトル: Decrease of the Effect of Harzard Due to the Conditional Branch by Use of Software Pipeline
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: 東北大学大型計算機センター
• 著者所属: 東北大学大型計算機センター
• 著者所属: 東北大学大型計算機センター
• 著者所属(英): en
• 著者所属(英): Computer Center, Tohoku University
• 著者所属(英): en
• 著者所属(英): Computer Center, Tohoku University
• 著者所属(英): en
• 著者所属(英): Computer Center, Tohoku University
• 著者名: 安倍, 正人; 岡部, 公起; 根元, 義章
• 著者名(英): Masato, Abe; Kouki, Okabe; Yoshiaki, Nemoto
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 従来の計算機では、ほとんどの場合1つの命令を複数のステップに分け、それらをハードウェアで自動的に連続してパイプライン処理することにより高速化を図っている。しかし、この方式では、条件分岐の際のハザードの影響が避けられず、条件分岐の多いアプリケーションでは実質的に高速化が図れない場合が多い。そこで、本論文では、ハードウェアによるパイプライン計算機と同様に、1つの命令を複数のステップからなる部分に分けるものの、それらをハードウェアによってではなく、マイクロ命令として直接ソフトウェアで実行することにより、条件分岐におけるハザードの影響を減少させる超細粒度計算機を提案する。そして、幾つかのベンチマークプログラムにより、提案方式の有効性を述べる。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: In the conventional pipeline architexture, an instruction is divided into a series of many segments, and they are executed continuously by hardware to realize a high speed computer. However, the architecture does not work well in case of conditional branch. Therefore, we propose a new architecture, in which one conventional instruction is divided into several micro-instructions, and they are executed by software not but the hardware. It is found from some C programs that the proposed architecture offers us a twice faster computer in case that a program has many condition branches.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10444176
• 書誌情報: 情報処理学会研究報告システムソフトウェアとオペレーティング・システム（OS）; 巻 1994, 号 13(1993-OS-062), p. 73-80, 発行日 1994-01-27
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会