WEKO3
アイテム
マイクロプログラマブルプロセッサ“Proteus”のアーキテクチャ
https://ipsj.ixsq.nii.ac.jp/records/24854
https://ipsj.ixsq.nii.ac.jp/records/24854f36a7021-f57f-47e8-8a27-cda76ce21d77
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1987 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1987-11-12 | |||||||
タイトル | ||||||||
タイトル | マイクロプログラマブルプロセッサ“Proteus”のアーキテクチャ | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | THE ARCHITECTURE OF MICRO - PROGRAMMABLE PROCESSOR "Proteus" | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
早稲田大学理工学部電子通信学科 | ||||||||
著者所属 | ||||||||
早稲田大学理工学部電子通信学科 | ||||||||
著者所属 | ||||||||
早稲田大学理工学部電子通信学科 | ||||||||
著者所属 | ||||||||
早稲田大学理工学部電子通信学科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Electronics and Communication Engineering, School of Science and Engineering, Waseda Universityp | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Electronics and Communication Engineering, School of Science and Engineering, Waseda Universityp | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Electronics and Communication Engineering, School of Science and Engineering, Waseda Universityp | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Electronics and Communication Engineering, School of Science and Engineering, Waseda Universityp | ||||||||
著者名 |
朝長, 宣央
× 朝長, 宣央
|
|||||||
著者名(英) |
Takahiro, Tomonaga
× Takahiro, Tomonaga
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本論文では,ハードウェアの拡張性を考慮した計算機アーキテクチャを提案している.このアーキテクチャの目的は必要に応じてハードウェアを拡張することによって各種の専用マシンを構成することにある.ハードウェアの拡張方法には,小規模な拡張な拡張に用いるExtension Unitと比較的大規模な拡張に用いられるExtension Blockがあり,Extension Blockは並列動作についても考慮している.また,本論文では併せて試作機である"Proteus"について報告している. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | This paper proposes a new computer architecture which is suitable for extension of hardware. With adaptive extension of hardware, this architecture aims at building up various kinds of CPU for apllication oriented machines. There are two ways to extend hardware in the proposed architecture. One is by "Extension Units", for extending small sized hardware, and another is by "Extension Blocks", for extending large sized hardware. And "Extension Blocks" are available for parallel execution, too. This paper also presents a prototype processor named "Proteus". | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 1987, 号 78(1987-ARC-068), p. 121-128, 発行日 1987-11-12 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |