WEKO3
アイテム
超小型グラフィックス・システム用チップセット
https://ipsj.ixsq.nii.ac.jp/records/24796
https://ipsj.ixsq.nii.ac.jp/records/24796f3745985-d270-450f-8e97-e529b50668ea
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC88051005.pdf (949.1 kB)
|
Copyright (c) 1988 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1988-06-28 | |||||||
| タイトル | ||||||||
| タイトル | 超小型グラフィックス・システム用チップセット | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A CHIP SET FOR SMALL GRAPHICS SYSTEMS | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| （株）日立製作所日立研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所日立研究所 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所高崎工場 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所高崎工場 | ||||||||
| 著者所属 | ||||||||
| （株）日立製作所武蔵工場 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Hitachi Research Laboratory, Hitachi LTD. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Hitachi Research Laboratory, Hitachi LTD. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Takasaki Works, Hitachi LTD. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Takasaki Works, Hitachi LTD. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Musashi Works, Hitachi LTD. | ||||||||
| 著者名 |
桂, 晃洋
× 桂, 晃洋
|
|||||||
| 著者名(英) |
Koyo, Katsura
× Koyo, Katsura
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 車載用ナビゲータ、計測機器の表示装置、などの分野では、高性能で小型のグラフィックス制御装置が求められている。本報告では、高速のグラフィックス・プロセッサとシステム周辺LSIからなる超小型グラフィックス・システム用チップセットについて述べている。スタティックカラム・モードを用いる新たなフレームバッファ制御方式により、少ないメモリ侭数でフレームバッファを構成できる。高速かつ低消費電力を特徴とするHi-BiCMOS技術を適用した1チップのシステム周辺LSIは、最高33MHzのビデオ信号周波数で動作する。このチップセットを用いることにより、グラフィックス制御回路を名刺大のボード上に実装でき、従来のボードに比較して面積で27％に小型化した。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | High performance graphics processing technology is required for small graphics systems such as car navigators and instrument equipments. This paper describes a chip set which consists of a high performance graphics processor and a system peripheral LSI. A new frame buffer control architecture using static column mode can construct a frame buffer with a few memory chips. Hi-BiCMOS technology of high performance and low power consumption is used for the single chip system peripheral LSI, which can operate in the video frequency of 33 MHz at maximum. This chip set realizes a high performance graphics control circuits in a board of the same size as a name card. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1988, 号 42(1988-ARC-051), p. 1-7, 発行日 1988-06-28 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
