並列処理システムVPPのアーキテクチャ

• Item type: SIG Technical Reports(1)
• 公開日: 1988-07-07
• タイトル: 並列処理システムVPPのアーキテクチャ
• タイトル / 言語: en
• タイトル: An architecture of parallel processing system VPP
• 言語: jpn
• 資源タイプ / 資源タイプ識別子: http://purl.org/coar/resource_type/c_18gh
• 資源タイプ: technical report
• 著者所属: （株）東芝総合研究所
• 著者所属: （株）東芝総合研究所
• 著者所属: （株）東芝総合研究所
• 著者所属(英): en
• 著者所属(英): Toshiba Corp. R & D Center
• 著者所属(英): en
• 著者所属(英): Toshiba Corp. R & D Center
• 著者所属(英): en
• 著者所属(英): Toshiba Corp. R & D Center
• 著者名: 真鍋, 俊彦; 井上, 淳; 前田, 明
• 著者名(英): Toshihiko, Manabe; Atsushi, Inoue; Akira, Maeda
• 論文抄録 / 内容記述タイプ: Other
• 論文抄録 / 内容記述: 我々は画像処理を主目的とした並列処理システムVPP (Variable Processor Pipeline)を開発している。VPPは多数のベクトル処理を基本とした単位プロセッサPUと高速な結合部から構成されており、MIMD方式で制御されるマルチプロセッサ型の並列処理システムである。また、ベクトルプロセッサPUには配列のインデックスを陽に操作する機能を付加し、条件分を含むDOループのベクトル化、画像のテーブル変換の高速化を実現している。ここでは、VPPのアーキテクチャとPUの演算パイプラインの整合性を保つための同期方式について説明する。
• 論文抄録(英) / 内容記述タイプ: Other
• 論文抄録(英) / 内容記述: We are developing a flexible parallel processing system VPP (Variable Processor Pipeline) which mainly aims at effective image processings. It consists of many element processor PU's (Processor Unit) and a high speed connection network. Each PU is a kind of vector processor and executes programs in its local memory based on an MIMD manner. PU is able to handle indices of arrays explicitly and easily vectorizes DO-Loops including conditional statements and table look up operations in image processings. In this paper, we describe the architecture of VPP and flexible synchronization mechanism to keep consistency of pipelined operations in PU.
• 書誌レコードID / 収録物識別子タイプ: NCID
• 書誌レコードID / 収録物識別子: AN10096105
• 書誌情報: 情報処理学会研究報告計算機アーキテクチャ（ARC）; 巻 1988, 号 45(1988-ARC-071), p. 25-32, 発行日 1988-07-07
• Notice: SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc.
• 出版者 / 言語: ja
• 出版者: 情報処理学会