WEKO3
アイテム
並列処理システム-晴-におけるフローグラフ展開の評価
https://ipsj.ixsq.nii.ac.jp/records/24735
https://ipsj.ixsq.nii.ac.jp/records/2473571f12958-476a-4412-9355-53f986ad8c7c
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1989 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1989-03-23 | |||||||
タイトル | ||||||||
タイトル | 並列処理システム-晴-におけるフローグラフ展開の評価 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Evaluation of Unfolded Flow Graph for the Parallel Processing System -Harray- | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
早稲田大学理工学部 | ||||||||
著者所属 | ||||||||
早稲田大学理工学部 | ||||||||
著者所属 | ||||||||
早稲田大学理工学部 | ||||||||
著者所属 | ||||||||
早稲田大学理工学部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
School of Science and Engineering, Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
School of Science and Engineering, Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
School of Science and Engineering, Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
School of Science and Engineering, Waseda University | ||||||||
著者名 |
萩原, 孝
× 萩原, 孝
|
|||||||
著者名(英) |
Takashi, Hagiwara
× Takashi, Hagiwara
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 本報告では,並列処理システム?晴?上でFORTRANプログラムを高速実行するためのフローグラフ展開による仮実行方式を提案し評価する.FORTRANプログラムをそのままデータフローグラフに変換した場合,(1)単一代入則の欠如,(2)明示的な制御フローの存在,といった理由から多数の制御ゲートが必要となり,プログラムの並列性が制限される.そこで,これらの制御ゲートを排除したフローグラフ展開の方法を提案する,?晴?のソフトウェア・シミュレータにより,いくつかのプログラムについて評価したところ,制御が決定してから実行を開始する先行実行方式に比較して約1.5倍の処理性能向上が見込まれることがわかった.今回,評価に用いたプログラムは,小規模なものであり,制御ゲート数が数十と少ない.しかし,プログラムが大規模になった場合には,制御ゲート数が増し,本方式はさらに有利になると考えられる. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | The perpase of this paper is to propose and evaluate the preceding activation scheme with unfolded flow graph. The problem in restructuring a FORTRAN program into dataflow graph is that (1) a FORTRAN program does not written single assignment rule and (2) it has explicit control flow. This problem generates small parallelism because many gate-operations are used to synchronize data. Therefore, reducing these gate-operation is the key to express parallelism from a FORTRAN program. In this paper, an unfolding scheme of flow graph is proposed to reduce these gate-operations. Then, the evaluation by software simulation with small scale programs is presented. It shows that the execution speed with the scheme is about 1.5 times s fast as that with the extended activation scheme which initiates the execution when it is confirmed the basic-block will be selected at conditional branch. The scheme will be more effective than the ex tended activation scheme when large scale program is simulated because it includes many gate-operations. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 1989, 号 30(1988-ARC-075), p. 1-8, 発行日 1989-03-23 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |