WEKO3
アイテム
推論プロセッサUNIREDIIのアーキテクチャ
https://ipsj.ixsq.nii.ac.jp/records/24711
https://ipsj.ixsq.nii.ac.jp/records/247113eab7e29-17bb-48a0-aa47-61d48084dc33
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC89077002.pdf (1.2 MB)
|
Copyright (c) 1989 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1989-07-13 | |||||||
| タイトル | ||||||||
| タイトル | 推論プロセッサUNIREDIIのアーキテクチャ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | The Architecture of the Inference Processor UNIREDII | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東京大学工学部 | ||||||||
| 著者所属 | ||||||||
| 東京大学工学部 | ||||||||
| 著者所属 | ||||||||
| 東京大学工学部 | ||||||||
| 著者所属 | ||||||||
| 東京大学工学部 | ||||||||
| 著者所属 | ||||||||
| 東京大学工学部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Electrical Engineering, Faculty of Engineering, University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Electrical Engineering, Faculty of Engineering, University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Electrical Engineering, Faculty of Engineering, University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Electrical Engineering, Faculty of Engineering, University of Tokyo | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Department of Electrical Engineering, Faculty of Engineering, University of Tokyo | ||||||||
| 著者名 |
島田, 健太郎
× 島田, 健太郎
|
|||||||
| 著者名(英) |
Kentaro, Shimada
× Kentaro, Shimada
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | UNIREDIIは、並列推論マシンPIE64の要素プロセッサとしてコミッティド・チョイス型言語FLENGを効率良く実行するために設計された推論プロセッサの第2版である。UNIREDIIは並列マシンの要素プロセッサとして用いるのに適した構成となっており、並列記号処理を行う上で高い性能を持っている。本論文では、UNIREDIIのアーキテクチャについて説明し、多重コンテクスト処理、ネットワーク・インターフェース・プロセッサ及びマネージメント・プロセッサとの協調処理など幾つかの特徴について議論を行なう。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | We are developing the inference processor UNIREDII. UNIREDII is the second version of UNIRED, which is designed for the parallel inference machine PIE64 and for effective execution of a committed choice language FLENG. UNIREDII is much suitable for an element processor of parallel computers, and has a high performance on symbolic processing. In this paper, the architecture of UNIREDII is proposed, and some features, such as multi-context processing, fast context switching, and communicating with Network Interface Processors and Management Processors, are discussed. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1989, 号 60(1989-ARC-077), p. 9-16, 発行日 1989-07-13 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
