WEKO3
アイテム
デジタルPLLを内蔵するCD用DSP - LSI
https://ipsj.ixsq.nii.ac.jp/records/24395
https://ipsj.ixsq.nii.ac.jp/records/24395f41eef1b-1566-4908-8c40-0d6e18cbc270
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC92096008.pdf (856.5 kB)
|
Copyright (c) 1992 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1992-10-22 | |||||||
| タイトル | ||||||||
| タイトル | デジタルPLLを内蔵するCD用DSP - LSI | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | DSP - LSI for CD - Player Using DigitalPLL | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| ヤマハ（株）電子デバイス事業部半導体技術部システム設計課 | ||||||||
| 著者所属 | ||||||||
| ヤマハ（株）電子デバイス事業部半導体技術部システム設計課 | ||||||||
| 著者所属 | ||||||||
| ヤマハ（株）電子デバイス事業部半導体技術部システム設計課 | ||||||||
| 著者所属 | ||||||||
| ヤマハ（株）AV機器事業部 | ||||||||
| 著者所属 | ||||||||
| ヤマハ（株）AV機器事業部 | ||||||||
| 著者所属 | ||||||||
| 名古屋工業大学 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| YAMAHA corp. LSI design Department. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| YAMAHA corp. LSI design Department. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| YAMAHA corp. LSI design Department. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| YAMAHA corp. AV Div. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| YAMAHA corp. AV Div. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Nagoya Institue of Technology | ||||||||
| 著者名 |
森島, 守人
× 森島, 守人
|
|||||||
| 著者名(英) |
Morito, Morishima
× Morito, Morishima
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | CDプレーヤー用DSPで用いられるPLLは音質に影響の大きい回路である。これを高性能かつ安定に動作させるためにDPLL（デジタルP)を開発した。今回開発したDPLLは位相を数表現したことでアナログPLLと同様の設計手法を応用でき安定なPLLを開発できた。100MHz周波数シンセサイザーを開発し動作周波数を向上させた。デジタル回路であることを応用しCD用PLLでは困難であった周波数比較回路を強力に行ないキャプチャレンジを広くすることができた。この結果、8．6MHzの中心周波数、?1500、+890KHzのキャプチャレンジのDPLLを実現できた。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | PLL is one of the key technologies of high fidelity CD-Player. This paper describes high performance implementation of PLL for CD-Player using digital processing technique. (DPLL) The architecture is similar with analog PLL, but full digital processing. This will not any compatible with analog PLL design theory, but also very stable, In addition, DPLL adapts a high frequency synthesizer (100MHz) and powerful frequency comparison circuit to wider capture-range. the capture-rang of DPLL is between Fo-1500KHz and Fo+890kHz, where, Fo is center frequency, 8.6Mhz. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1992, 号 82(1992-ARC-096), p. 57-63, 発行日 1992-10-22 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
