WEKO3
アイテム
高並列計算機EM - Xのアーキテクチャ
https://ipsj.ixsq.nii.ac.jp/records/24306
https://ipsj.ixsq.nii.ac.jp/records/2430608765c2a-1e35-4360-802e-763997e8f95e
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC93101007.pdf (1.2 MB)
|
Copyright (c) 1993 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1993-08-19 | |||||||
| タイトル | ||||||||
| タイトル | 高並列計算機EM - Xのアーキテクチャ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | The architecture of a highly parallel computer EM - X | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 電子技術総合研究所 | ||||||||
| 著者所属 | ||||||||
| 電子技術総合研究所 | ||||||||
| 著者所属 | ||||||||
| 電子技術総合研究所 | ||||||||
| 著者所属 | ||||||||
| 新情報処理開発機構 | ||||||||
| 著者所属 | ||||||||
| 電子技術総合研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Electrotechnical Laboratory | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Electrotechnical Laboratory | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Electrotechnical Laboratory | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Real World Computing Partnership | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Electrotechnical Laboratory | ||||||||
| 著者名 |
児玉, 祐悦
× 児玉, 祐悦
|
|||||||
| 著者名(英) |
Yuetsu, Kodama
× Yuetsu, Kodama
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | EM?Xは、細粒度データ通信に基づく並列処理を目指した高並列計算機である。このためEM?Xでは低レイテンシ高スループットのデータ転送や、データ駆動メカニズムに基づく高速な同期や命令発火機構を実現し、かつ、これらの機能を高性能なRISCパイプラインと融合している。同様のコンセプトに基づき、我々はEM?4を開発してきたが、EM?XはEM?4の評価を基に、さらに高効率な並列処理を目指している。このため、パケットの入出力性能のバランスをとりつつ性能向上を図るとともに、リモートメモリ参照のハードウェアサポートや2つの入力バケットバッファなどにより動的レイテンシに対するサポートも行なっている。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | The EM-X is a highly parallel computer toward to parallel processing using fine grain data communication. The EM-X supports low-latency and high-throughput data communication, low-overhead matching and instruction invocation based on dataflow mechanism. It also fuse the packet communication with RISC pipeline execution. We had already developed The EM-4 which was based on the above concept. We are developing the EM-X toward to more efficient parallel processing in consideration of the evaluation of the EM-4. The EM-X improves the performance of data input and output and balances them. The EM-X also tolerates some dynamic latency by non-blocked remote memory access and additional input packet buffer for high priority packets. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1993, 号 71(1993-ARC-101), p. 49-56, 発行日 1993-08-19 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
