WEKO3
アイテム
記号処理カーネルSILENTのハードウェア構成
https://ipsj.ixsq.nii.ac.jp/records/24099
https://ipsj.ixsq.nii.ac.jp/records/24099f2c81716-07f0-45f9-b78e-9045a6231ae5
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC95114003.pdf (638.7 kB)
|
Copyright (c) 1995 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1995-10-19 | |||||||
| タイトル | ||||||||
| タイトル | 記号処理カーネルSILENTのハードウェア構成 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | A List Processor SILENT | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| NTTヒューマンインタフェース研究所 | ||||||||
| 著者所属 | ||||||||
| NTT基礎研究所 | ||||||||
| 著者所属 | ||||||||
| NTT基礎研究所 | ||||||||
| 著者所属 | ||||||||
| NTT基礎研究所 | ||||||||
| 著者所属 | ||||||||
| NTTソフトウェア研究所 | ||||||||
| 著者所属 | ||||||||
| NTTソフトウェア研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NTT Human Interface Labs. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NTT Basic Research Labs. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NTT Basic Research Labs. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NTT Basic Research Labs. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NTT Software Labs. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| NTT Software Labs. | ||||||||
| 著者名 |
吉田, 雅治
× 吉田, 雅治
|
|||||||
| 著者名(英) |
Masaharu, Yoshida
× Masaharu, Yoshida
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 記号処理システムの核となるプロセッサSILENTのアーキテクチャ，実験機構成，及び簡単な性能評価について述べる．SILENTは記号処理のみならず，知能ロボットやコンピュータグラフィックス等の分野への適応も考慮し，画像生成計算機SIGHT?2で提案したTARAI演算器と密結合マルチプロセッサを構成することを前提としている．SILENT?CPUは0．7μCMOSゲートアレーで作成した．LSIの回路規模は97kgates，33MHzで動作している．SILENTアーキテクチャの性能評価のために実験機を作成し，マイクロプログラムでLispの処理系を実装した．関数呼び出しのオーバーヘッドを計測するtarai関数の実行時間を比較したところ，SILENTはELISの10倍以上の性能を得た． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | SILENT is a Lisp processor. The main target of SILENT is not only artificial intelligence research but also computer graphics and autonomous robot control. To improve the performance of numerical data processing, SILENT will be tightly coupled with the TARAI unit which was proposed as a part of SIGHT-2. The SILENT CPU LSI employs 0.7 μCMOS gate array technology. The circuit has 97 kilo gates, operating at 33MHz. A SILENT prototype was build to evaluate the system performance. The list processing system is programmed by micro program. The performance of SILENT is more than ten times faster than ELIS. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1995, 号 98(1995-ARC-114), p. 17-24, 発行日 1995-10-19 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
