WEKO3
-
RootNode
アイテム
ASIP設計用ワークベンチPEAS - IIIの実現方法についての考察 －CPUアーキテクチャの分類とパラメタ化－
https://ipsj.ixsq.nii.ac.jp/records/24088
https://ipsj.ixsq.nii.ac.jp/records/24088154ead10-74b6-472e-8e1e-939e537089dd
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC95115020.pdf (432.0 kB)
|
Copyright (c) 1995 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 1995-12-14 | |||||||
| タイトル | ||||||||
| タイトル | ASIP設計用ワークベンチPEAS - IIIの実現方法についての考察 －CPUアーキテクチャの分類とパラメタ化－ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Observations on the Implementation of a Codesign Workbench PEAS - III for ASIP Design -Classification and Parameterization of CPU Architectures- | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 豊橋技術科学大学 | ||||||||
| 著者所属 | ||||||||
| 豊橋技術科学大学 | ||||||||
| 著者所属 | ||||||||
| 豊橋技術科学大学 | ||||||||
| 著者所属 | ||||||||
| 豊橋技術科学大学 | ||||||||
| 著者所属 | ||||||||
| 鶴岡工業高等専門学校 | ||||||||
| 著者所属 | ||||||||
| SRA | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Toyohashi University of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Toyohashi University of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Toyohashi University of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Toyohashi University of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Tsuruoka National College of Technology | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Software Research Associates Inc. | ||||||||
| 著者名 |
片岡, 健二
塩見, 彰睦
今井, 正治
青山, 義弘
佐藤, 淳
引地, 信之
× 片岡, 健二 塩見, 彰睦 今井, 正治 青山, 義弘 佐藤, 淳 引地, 信之
|
|||||||
| 著者名(英) |
Kenji, Kataoka
Akichika, Shiomi
Masaharu, Imai
Yoshihiro, Aoyama
Jun, Sato
Nobuyuki, Hikichi
× Kenji, Kataoka Akichika, Shiomi Masaharu, Imai Yoshihiro, Aoyama Jun, Sato Nobuyuki, Hikichi
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | ASICのコデザインに関する研究は種々行なわれているが，現状ではコデザインで用いられるCPUアーキテクチャがかなり限定されているのが現状である．しかし実際には対象となるアプリケーションの分野に応じてCPUのアーキテクチャを変化させた方が良い結果が得られると考えられる．本稿ではASIP設計用ワークベンチであるPEAS?IIIシステムのアーキテクチャ記述入力系のプロトタイピングを行なった結果を報告する．特に様々なアーキテクチャに対応できる手法について述べる．また実現の際に得られた所見についても述べる． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In many HW/SW codesign system can handle very limited architecture class of CPU. However, application specific CPU would have better performance, HW cost, and power consumption trade-off. This paper describes the prototype implementation PEAS-III, a HW/SW codesign workbench for ASIP (Application Specific Integrated Processor) design. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 1995, 号 119(1995-ARC-115), p. 121-126, 発行日 1995-12-14 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
