WEKO3
アイテム
多重ループステージングにおける通信遅延隠蔽技法
https://ipsj.ixsq.nii.ac.jp/records/23998
https://ipsj.ixsq.nii.ac.jp/records/23998302a446b-594e-41d7-942b-c6f0528a8044
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 1996 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 1996-08-27 | |||||||
タイトル | ||||||||
タイトル | 多重ループステージングにおける通信遅延隠蔽技法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Overlapping Communication with Computation in Staging Technique | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
早稲田大学理工学部 | ||||||||
著者所属 | ||||||||
早稲田大学理工学部 | ||||||||
著者所属 | ||||||||
日本IBM(株)東京基礎研究所 | ||||||||
著者所属 | ||||||||
早稲田大学理工学部 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
School of Science and Engineering, Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
School of Science and Engineering, Waseda University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
IBM Japan. Ltd. Tokyo Research Laboratory | ||||||||
著者所属(英) | ||||||||
en | ||||||||
School of Science and Engineering, Waseda University | ||||||||
著者名 |
金丸, 智一
× 金丸, 智一
|
|||||||
著者名(英) |
Tomokazu, Kanamaru
× Tomokazu, Kanamaru
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | ステージングは、共有メモリ型並列計算機のためのコンパイラにおけるループ並列化技法である。これはループ本体を構成する命令を複数の実行段階に分割し、それらのパイプライン実行によって高速化を果たす方式であり、これにより従来のループイタレーションをタスクとする方式では並列性を引き出すことが困難であったDOACROSS型ループを高速実行させることが可能になる。本稿では、ステージングを用いた並列実行における、通信と計算のオーバラップの効果について説明し、そのためのループ変換アルゴリズムについて述べ、その評価を行なう。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | We proposed a new loop parallelization technique named 'staging' for shared memory multiprocessors. Staging divides instructions in loop body into some execution classes, and they are executed with pipelined parallelism. This technique is proposed for the high-speed execution of DOACROSS loops, for which existing methods that choose loop bodies as tasksize cannot derive high parallelism. In this paper, we describe an effect of overlapping communication with computation for staging technique, present a loop transformation algorithm, and evaluate it finally. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 1996, 号 80(1996-ARC-119), p. 43-48, 発行日 1996-08-27 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |