WEKO3
アイテム
バイナリレベルにおけるマルチスレッド化コード生成手法
https://ipsj.ixsq.nii.ac.jp/records/23651
https://ipsj.ixsq.nii.ac.jp/records/23651009c79bf-12d2-4444-9b58-2638c73c6c97
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2001 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2001-01-26 | |||||||
タイトル | ||||||||
タイトル | バイナリレベルにおけるマルチスレッド化コード生成手法 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | A Methodology for Multithreading with Binary Translation | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
宇都宮大学工学部情報工学科 | ||||||||
著者所属 | ||||||||
宇都宮大学工学部情報工学科 | ||||||||
著者所属 | ||||||||
宇都宮大学工学部情報工学科 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Information Science, Faculty of Engineering, Utsunomiya University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Information Science, Faculty of Engineering, Utsunomiya University | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Department of Information Science, Faculty of Engineering, Utsunomiya University | ||||||||
著者名 |
大津, 金光
× 大津, 金光
|
|||||||
著者名(英) |
Kanemitsu, Ootsu
× Kanemitsu, Ootsu
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | 従来、高性能プロセッサシステムのアーキテクチャとしてマルチスレッド実行モデルを支援するものがさかんに研究されてきた。しかしながら、現状のマルチスレッド化はソースコードレベルで行なわれており、ソースコードを参照不可能なアプリケーションにおいてマルチスレッド化による高速化の恩恵に預かることは困難である。本稿では今後主流になると考えられるマルチスレッド実行を支援する機能を備えたプロセッサシステムを前提として、バイナリレベルでシングルスレッドコードのマルチスレッド化を行ない、バイナリ互換を保持しつつ実行性能の向上を目指したシステムを提案する。 | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Recently, various studies have been performed about the high performance processor systems with the multithreaded execution models. However, these studies require the source codes of application programs in order to translate the single threaded codes into the multithreaded ones, and all the source codes cannot be accessible. Therefore, it is difficult to raise the execution performance of these application programs without the source code. This paper proposes the software system architecture that translate the single threaded codes into the optimized multithreaded ones using the binary translation technology. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 2001, 号 10(2000-ARC-141), p. 41-46, 発行日 2001-01-26 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |