WEKO3
アイテム
キャッシュラインを考慮したコーナーターン法の改善
https://ipsj.ixsq.nii.ac.jp/records/23626
https://ipsj.ixsq.nii.ac.jp/records/23626850d6346-0118-47d0-9a31-8707180dbbc9
名前 / ファイル | ライセンス | アクション |
---|---|---|
![]() |
Copyright (c) 2001 by the Information Processing Society of Japan
|
|
オープンアクセス |
Item type | SIG Technical Reports(1) | |||||||
---|---|---|---|---|---|---|---|---|
公開日 | 2001-03-08 | |||||||
タイトル | ||||||||
タイトル | キャッシュラインを考慮したコーナーターン法の改善 | |||||||
タイトル | ||||||||
言語 | en | |||||||
タイトル | Improving the Corner - turn by considering cache lines | |||||||
言語 | ||||||||
言語 | jpn | |||||||
資源タイプ | ||||||||
資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
資源タイプ | technical report | |||||||
著者所属 | ||||||||
三菱電機(株)情報技術総合研究所 | ||||||||
著者所属 | ||||||||
三菱電機(株)鎌倉製作所 | ||||||||
著者所属 | ||||||||
三菱電機(株)情報技術総合研究所 | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Information Technology R &D Center, Mitsubishi Electric Corporation | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Kamakura Works, Mitsubishi Electric Corporation | ||||||||
著者所属(英) | ||||||||
en | ||||||||
Information Technology R &D Center, Mitsubishi Electric Corporation | ||||||||
著者名 |
和泉, 秀幸
× 和泉, 秀幸
|
|||||||
著者名(英) |
Hideyuki, Izumi
× Hideyuki, Izumi
|
|||||||
論文抄録 | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | SMP(Symmteric Multi-processor)上でマルチスレッドプログラムによるSAR(Synthetic Aperture Radar:合成開口レーダ)画像再生処理の並列化を進めている.この1部分処理であるコーナーターンを対象に,キャッシュミスを低減するコーナーターン方法を提案したが,画像サイズによってはキャッシュライン衝突が頻発するという問題があった.今回我々は,キャッシュライン衝突の軽減方法を新たに提案し,評価の結果,コーナーターンの8プロセッサによる並列処理において約20%性能改善できることを確認した.また,この性能改善が,SAR画像再生処理全体で約10%の性能改善に寄与することも確認した. | |||||||
論文抄録(英) | ||||||||
内容記述タイプ | Other | |||||||
内容記述 | Parallel processing of SAR (Synthetic Aperture Radar) image reconstruction on symmetric multi-processors based on multi-thread programming is one of our research subjects. "Cornerturn" is a subprocess of SAR image reconstruction, and we have proposed a technique for parallelizing it in order to reduce cache miss. However, the technique has a defect of cache line collision according to the size of SAR data. In this paper, we proposed an improved parallelizing technique to reduce the cache line collisions. The evaluation results shows about 20% speed-up in the parallel "Corner-turn" on eight processors, which contributes to the total performance improvement of parallel SAR image reconstruction by about 10%. | |||||||
書誌レコードID | ||||||||
収録物識別子タイプ | NCID | |||||||
収録物識別子 | AN10096105 | |||||||
書誌情報 |
情報処理学会研究報告計算機アーキテクチャ(ARC) 巻 2001, 号 22(2000-ARC-142), p. 85-90, 発行日 2001-03-08 |
|||||||
Notice | ||||||||
SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
出版者 | ||||||||
言語 | ja | |||||||
出版者 | 情報処理学会 |