WEKO3
アイテム
粗粒度再構成型PARSアーキテクチャのためのコンパイラ
https://ipsj.ixsq.nii.ac.jp/records/23476
https://ipsj.ixsq.nii.ac.jp/records/23476e505633d-146f-43d1-90f2-60d02da6e6b7
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC02149006.pdf (109.8 kB)
|
Copyright (c) 2002 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2002-08-22 | |||||||
| タイトル | ||||||||
| タイトル | 粗粒度再構成型PARSアーキテクチャのためのコンパイラ | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Development of the Compiler for PARS Architecture, a Coarse Grain Reconfigurable Architecture | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 広島市立大学大学院情報科学研究科情報工学専攻 | ||||||||
| 著者所属 | ||||||||
| 広島市立大学大学院情報科学研究科情報工学専攻 | ||||||||
| 著者所属 | ||||||||
| 広島市立大学情報科学部 | ||||||||
| 著者所属 | ||||||||
| 広島市立大学情報科学部 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Sciences, Hiroshima City University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Sciences, Hiroshima City University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty od Information Sciences, Hiroshima City University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Faculty od Information Sciences, Hiroshima City University | ||||||||
| 著者名 |
後藤, 義人
× 後藤, 義人
|
|||||||
| 著者名(英) |
Yoshito, Goto
× Yoshito, Goto
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | 従来の再構成型アーキテクチャはハードウェアのサイズを越えるプログラムは実行不可能という問題点があった．それを解決するために我々はPARSアーキテクチャを提案している．PARSアーキテクチャではプログラムをハードウェア資源に合わせて分割し，それを動的に切り替えることにより，実際のハードウェアよりも大きなサイズのプログラムを実行する．PARSアーキテクチャでプログラムを実行するにはアプリケーションをデータフローで記述し，アーキテクチャで実行できる形に変換しなければならないが，現段階ではこれを手作業で行っている．本稿ではデータフローを４つ組で表現したコードをPARS用のアセンブラ記述に変換するコンパイラについて述べ，暗号プログラムFEALのFK関数を用いて評価を行った結果を示す． | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | PARS Architecture is a coarce grain reconfigurable computer which can reconfig function units and wires every cycle. PARS Architecture can execute large scale programs which is over the limit of hardware size by dividing the program into fixed size, called "page" ,and swich pages dynamically. But handwork is needed to implement programs on PARS architecture, and it is inefficient. It is necessary to develop a compiler for the PARS architecture. In this paper, we show the design and implementation of the compiler for PARS architecture which translate intermediate code into assembler code for PARS architecture.Compilation result of a test program using FK function in encryption program FEAL are also shown. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2002, 号 81(2002-ARC-149), p. 31-36, 発行日 2002-08-22 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
