WEKO3
アイテム
SR11000向け実行資源均等化命令スケジューリング
https://ipsj.ixsq.nii.ac.jp/records/23254
https://ipsj.ixsq.nii.ac.jp/records/232544d72e4ab-5d9c-4182-9676-c5502efe0cd5
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC04161006.pdf (144.4 kB)
|
Copyright (c) 2005 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2005-01-21 | |||||||
| タイトル | ||||||||
| タイトル | SR11000向け実行資源均等化命令スケジューリング | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Execution resource equal-ized instruction scheduling for SR11000 | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| (株) 日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| (株) 日立製作所システム開発研究所 | ||||||||
| 著者所属 | ||||||||
| (株) 日立製作所システム開発研究所 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, Hitachi, Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, Hitachi, Ltd. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Systems Development Laboratory, Hitachi, Ltd. | ||||||||
| 著者名 |
橋本, 博幸
× 橋本, 博幸
|
|||||||
| 著者名(英) |
Hiroyuki, Hashimoto
× Hiroyuki, Hashimoto
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | スーパーテクニカルサーバSR11000モデルJ1に搭載されているPOWER5プロセッサでは、数命令ずつグループ化してグループ単位で命令の発行・完了などを行っている。POWER5ではこのグループ内の位置(スロット)により利用する実行資源が固定されている。このため、ロード/ストアや浮動小数点演算などの実行資源は2個ずつ実装されているが、ある実行資源を利用する命令がグループ内の特定のスロットにのみ存在する場合、2つのうち一方の実行資源だけを使うため、もう一方の実行資源が利用されず、最大性能が引き出せないという問題が生じる。そこで、グループ内の命令配置位置を考慮する実行資源均等化命令スケジューリングを開発した。実数型の基本演算プログラムに適用した結果、総和計算で約21%、加算計算で約16%の性能向上が得られた。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | In POWER5 processor mounted in super technical server SR11000 model J1, instruction issue, completion, etc. are performed per group which consists of some instructions. In POWER5, the execution resources used with the position(slot) in this group are fixed. For this reason, although two execution resources such as load/store and a floating point arithmetic, are mounted, when the instruction using a certain execution resource exists only in a specific slot in a group, another execution resources are not used, and the problem that the maximum performance cannot be pulled out arises. To solve this problem, the execution resources equal-ized instruction scheduling which considers the instruction arrangement position in a group was developed. As a result of applying to a series of basic floating-point arithmetic programs, about 21% of improvement in a performance was obtained for summation, and about 16% of improvement for addition calculation. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2005, 号 7(2004-ARC-161), p. 27-32, 発行日 2005-01-21 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
