WEKO3
アイテム
命令の並列性と逐次性を利用したクラスタ型プロセッサの命令ステアリング方式
https://ipsj.ixsq.nii.ac.jp/records/23057
https://ipsj.ixsq.nii.ac.jp/records/230573e8f930e-50b8-4e6b-8477-ed746a8882f3
| 名前 / ファイル | ライセンス | アクション |
|---|---|---|
IPSJ-ARC06170012.pdf (977.7 kB)
|
Copyright (c) 2006 by the Information Processing Society of Japan
|
|
| オープンアクセス | ||
| Item type | SIG Technical Reports(1) | |||||||
|---|---|---|---|---|---|---|---|---|
| 公開日 | 2006-11-30 | |||||||
| タイトル | ||||||||
| タイトル | 命令の並列性と逐次性を利用したクラスタ型プロセッサの命令ステアリング方式 | |||||||
| タイトル | ||||||||
| 言語 | en | |||||||
| タイトル | Instruction Steering Schemes for Clustered Processors using Parallel and Serial Properties of Instructions in Programs | |||||||
| 言語 | ||||||||
| 言語 | jpn | |||||||
| 資源タイプ | ||||||||
| 資源タイプ識別子 | http://purl.org/coar/resource_type/c_18gh | |||||||
| 資源タイプ | technical report | |||||||
| 著者所属 | ||||||||
| 東北大学大学院 情報科学研究科/ファインアーク㈱ 仙台ソフトウェア開発センター | ||||||||
| 著者所属 | ||||||||
| 東北大学大学院 情報科学研究科 | ||||||||
| 著者所属 | ||||||||
| 東北大学大学院 情報科学研究科 | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Sciences, Tohoku University / Sendai Software Development Center, FineArh Inc. | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Sciences, Tohoku University | ||||||||
| 著者所属(英) | ||||||||
| en | ||||||||
| Graduate School of Information Sciences, Tohoku University | ||||||||
| 著者名 |
佐藤, 幸紀
× 佐藤, 幸紀
|
|||||||
| 著者名(英) |
Yukinori, SATO
× Yukinori, SATO
|
|||||||
| 論文抄録 | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | クラスタ型プロセッサは、スーパースカラ方式の広域的な構造を複数の局所性をもつPEに分割しクラスタ化した構成であり、将来有望なマイクロアーキテクチャとして注目を集めている。しかしながら、クラスタ化を行うことは、PE間の通信や負荷不均衡を誘発するため、プロセッサの性能を低下させる可能性がある。本論文では、プログラムに内在する命令間のデータ依存関係に着目し、クラスタ化による性能低下を最小限に抑えた命令ステアリング手法を検討する。オペランドの状態とレジスタファンアウトという指標に着目してデータ依存関係のある命令間の距離が短い場合を効果的に処理することを狙った結果、他の手法よりもIPCが改善することが分かった。 | |||||||
| 論文抄録(英) | ||||||||
| 内容記述タイプ | Other | |||||||
| 内容記述 | Recently, clustering the complex and centralized structures of superscalar processors into localized PEs (clusters) becomes a popular approach to increase the performance. However, clustered processors induce inter-PE communication and workload imbalance among PEs, which will cause the performance degradation. In this paper, we investigate the features of programs to perform efficient parallel processing with localized PEs, and attempt to apply the general properties of instruction sequences to instruction steering schemes. The result shows our proposed schemes perform better IPC than other schemes so far considered. | |||||||
| 書誌レコードID | ||||||||
| 収録物識別子タイプ | NCID | |||||||
| 収録物識別子 | AN10096105 | |||||||
| 書誌情報 |
情報処理学会研究報告計算機アーキテクチャ（ARC） 巻 2006, 号 127(2006-ARC-170), p. 67-72, 発行日 2006-11-30 |
|||||||
| Notice | ||||||||
| SIG Technical Reports are nonrefereed and hence may later appear in any journals, conferences, symposia, etc. | ||||||||
| 出版者 | ||||||||
| 言語 | ja | |||||||
| 出版者 | 情報処理学会 | |||||||
