

命令の並列性と逐次性を利用した クラスタ型プロセッサの命令ステアリング方式

佐藤 幸紀^{†‡}, 鈴木 健一[†], 中村 維男[†]

東北大学大学院情報科学研究科[†]

ファインアーク (株) 仙台ソフトウェア開発センター[‡]

クラスタ型プロセッサは、スーパースカラ方式の広域的な構造を複数の局所性をもつ PE に分割しクラスタ化した構成であり、将来有望なマイクロアーキテクチャとして注目を集めている。しかしながら、クラスタ化を行うことは、PE 間の通信や負荷不均衡を誘発するため、プロセッサの性能を低下させる可能性がある。本論文では、プログラムに内在する命令間のデータ依存関係に着目し、クラスタ化による性能低下を最小限に抑えた命令ステアリング手法を検討する。オペランドの状態とレジスタファンアウトという指標に着目してデータ依存関係のある命令間の距離が短い場合を効果的に処理することを狙った結果、他の手法よりも IPC が改善することが分かった。

Instruction Steering Schemes for Clustered Processors using Parallel and Serial Properties of Instructions in Programs

Yukinori SATO^{†‡} and Ken-ichi Suzuki[†] and Tadao NAKAMURA[†]

[†]Graduate School of Information Sciences, Tohoku University

[‡]Sendai Software Development Center, FineArh Inc.

Recently, clustering the complex and centralized structures of superscalar processors into localized PEs (clusters) becomes a popular approach to increase the performance. However, clustered processors induce inter-PE communication and workload imbalance among PEs, which will cause the performance degradation. In this paper, we investigate the features of programs to perform efficient parallel processing with localized PEs, and attempt to apply the general properties of instruction sequences to instruction steering schemes. The result shows our proposed schemes perform better IPC than other schemes so far considered.

1. はじめに

近年、クラスタ型スーパースカラプロセッサは高速処理性と低消費電力性の両立を目指すプロセッサアーキテクチャとして注目を集めている。クラスタ型プロセッサにおいて、スーパースカラ方式のデータパスを構築する単一レジスタファイルや自由度の高い演算資源間ネットワーク等の広域的かつ複雑であった構造は、分割され局所化された単純な処理要素 (PE) として編成される。クラスタ化によりデータパスを構築する各要素におけるエン트리数やポート数が減少するため、要素を構成する回路の構造は単純化される。単純化された回路によりプロセッサを構成可能であることは、低消費電力性と高速処理性の両面で有効である。

例えば、低消費電力化については、レジスタファイルに代表されるマルチポート化されたレジスタセルを用いる要素はエン트리数やポート数が増加した場合、消費電力を線形以上に増加させることが知られている。したがって、クラスタ化により各要素のエン트리数やポート数を減少させることは低消費電力化に寄与する。また、クラスタ化は、回路の動作

速度の観点からも、ポート数やエン트리数の削減による高速化が期待できる点や、スーパースカラ方式において問題となっていた演算資源間での結果の直接転送を行うパイプライン回路の遅延を減少する点で有効である [1]。

しかしながら、クラスタ化によりデータパスの分割を行った場合、PE 間の通信や負荷の不均衡が発生し、性能低下を引き起こす可能性がある。そこで、クラスタ型プロセッサにおいて高い性能を発揮するためには、プログラム中に内在する処理の局所性を踏まえて、PE 間通信が増加しないように命令をステアリングする必要がある。そこで、本論文では、プログラムにおける逐次性の性質を踏まえつつ効率的に並列性を抽出し [2][3]、クラスタ型スーパースカラプロセッサ上において局所性を利用した効果的な処理を行うことを目指す。

2. 実験条件

図 1 に本論文で想定するクラスタ型スーパースカラプロセッサを示す。ここで、クラスタ型プロセッサの構成は $X \times Y$ (X : PE 数、 Y : PE 内の命令発行幅) と表される。図 1 に示すようにレジスタファイルは




図 1: X*Y 構成のクラスタ型スーパースカラプロセッサ




図 2: パイプラインの構造




図 3: PE 間レジスタの読み込み

各 PE に一つずつ分割され、各 PE におけるレジスタファイルには個別のレジスタインスタンスが保持される非重複分散レジスタファイル構成とした。また、全ての PE が 1 つの IQ を共有する構成とした。

図 2 (a) に Alpha21264 のパイプラインの構成をベースとした本論文で想定するパイプライン構成を示す。クラスタ化に対応するために、MAP ステージにおいて命令ステアリング機構がそれぞれの命令に対して実行する PE の割付けを行うと同時に、演算結果の出力先のレジスタを割付けると変更した。命令は MAP ステージにおいてステアリングされた後、命令キュー (IQ) に格納され、ISSUE ステージにてオペランドが利用可能であれば命令は wakeup される。wakeup された命令は対応する PE の演算資源が利用可能であれば select され、REG ステージにおいてレジスタが読み込まれた後、EX ステージにおいて実行される。

入力オペランドがまだ利用可能でない場合、同一 PE 内では入力オペランドが利用可能になった直後のサイクルにおいてフォワーディングロジックにより結果を利用できるため、逐次的に処理を進行することが出来る。しかし、異なる PE からの結果を必要とするオペランドを持つ場合は、同一 PE 内での

表 1: 主要なアーキテクチャパラメータ

Fetch and decode	8 instructions per cycle
Branch predictor	Tournament branch predictor
IQ, FQ, LQ, SQ size	64
ROB size	256
The number of total issues	8
lcache	128kB, 2way
Dcache	128kB, 2way

フォワーディングと比べて図 2 (b) に示すように 2 サイクル余分に必要と想定した。重複分散方式と非重複分散方式のどちらの構成においても、未解決オペランドの結果のフォワーディングに対する遅延は等しくなる。

非重複分散レジスタファイル方式の場合、割付けられた PE 内のレジスタファイルに命令の実行に必要な入力オペランドが存在しない場合があるため、他 PE のレジスタファイルとの通信を必要とする。本論文では、この通信にかかる遅延を 1 サイクルと想定した。図 3 は他 PE からのレジスタ読み込みのための PE 間通信のタイミングを示す。

プログラムの性質やクラスタ型スーパースカラプロセッサを評価する実験は、SimpleScalarV4 ツールセットの sim-alpha[4] をベースとするサイクル精度の実行駆動型シミュレータを用いて行った。本シミュレータの主要なアーキテクチャパラメータを表 1 に示す。残りの構成や、キャッシュ、機能ユニットの遅延は alpha21264 と同様とした。

MediaBench より 4 つのベンチマーク (djpeg, cjpeg, rawaudio, rawcaudio) を、SPEC2000CPUint より 7 つのベンチマーク (gzip, vpr, gcc, mcf, perlbnk, bzip, twolf) を選び実験を行った。全てのベンチマークは Compaq C compiler v6.5 により -O4 -fast -non_shared オプションを用いてコンパイルされた。MediaBench の各プログラムは終了するまで命令の実行を行った。SPEC2000int の各プログラムは 1G 命令フォワードした後の 100M 命令の実行を行った。

3. 命令の並列性と逐次性の解析

命令レベルの並列処理を行っていく場合、命令列の実行サイクル数はクリティカルパスと呼ばれる最も長い命令列によって決定される。図 4 にクリティカルパスの概念図を示す。クラスタ化スーパースカラプロセッサにおいては、命令ステアリングによりいかなる命令間にもリソース競合や PE 間通信が発生してしまう可能性がある。命令ステアリングの結果によってクリティカルパス上にある命令の実行が遅れてしまう場合、クラスタ化を行わなかった場合




図 4: 命令列における並列性と逐次性の関係

と比べて IPC が低下する。逆に、適切な命令ステアリングを行うことによりクラスタ化による IPC 低下を抑えることが可能となる。

本論文では、適切な命令ステアリング方式を実現するために、プログラムにおける命令の並列性と逐次性の傾向の解析を行う。プログラムにおけるデータ依存関係を定量的に評価するための尺度として、命令中のレジスタを媒介としたデータ依存関係のある命令間の距離がある。プログラムが 1 命令ずつ逐次的に実行されていくとすると、任意の 2 つの命令間の実行の間には時間的な距離が発生する。そこで、データ依存関係のある 2 つの命令間の距離をその間に実行された命令数と定義する。この命令間の距離をデータ依存のある命令間において求めたものが、依存のある命令間の距離である [2]。依存のある命令間距離はレジスタに値が書き込まれてから、そのレジスタが読まれるまでに実行される命令数を測定することにより求めることが可能である。例えば、図 4 において、命令 i2 は命令 i0 に依存しており、距離は 2 である。

スーパースカラプロセッサにおいて、命令間の距離が短い依存関係はパイパッシング機構を用いて処理が行われる。パイパッシング機構により、演算結果を次のサイクルで依存先の命令の入力として利用することができる。先行研究 [5][2] において、オペランドの大部分は生成された直後に使用されるという報告がある。また、SPEC2000 ベンチマークにおいて、平均 66% の命令が演算結果を直後の演算器に転送するパイパソジックを利用してオペランドを得るといった報告もある [6]。一方で、演算結果のパイパッシングに必要となるサイクル数が増加した場合、すなわち演算結果が次のサイクルで利用できなくなった場合、性能が大きく低下することが報告されている [7][8]。従って、命令間の距離が短い依存関係を効率良く実行することが重要である。

クラスタ型スーパースカラプロセッサは、クラスタ化を行うことにより、スーパースカラ方式で問題とされていたパイパッシング機構の遅延の増加の問題は解決された [1]。一方で、クラスタ化した場合、命令ステアリングによっては命令間の距離が短い依存関係の間にも PE 間通信やリソース競合が発生する可能性がある。そこで、クラスタ型スーパースカラプロセッサにおいて処理時間を短縮するためには、命令間の距離が短いデータ依存のある命令から構成される命令列をいかに遅延を発生させないで実行する方式が必要である。

依存のある命令間の距離が短い命令の集合は、オペランドの状態とレジスタファンアウトによりさらに細分化することが可能となる。本章では、プログラムにおいてこれらの 2 つの指標がどのような傾向をもつかを調べる。

オペランドの状態は、アウトオブオーダー実行のためにパイプライン上でオペランドをフェッチする際において常に監視されている状態であり、入力オペランドが利用可能 (ready) か利用可能でない (unready) の 2 種類の状態がある。アウトオブオーダー方式においては、依存のあるオペランドが既に利用可能である場合は即座に実行可能となる。図 4 のデータ依存グラフにおいて、命令 i3 まで実行が完了しているとする、命令 i4、i5 の入力オペランドは ready 状態であり、命令 i6 の入力オペランドは unready 状態である。

図 5 に依存のある命令間の距離の分布を調べた結果を示す。データ依存関係のある命令間の距離は、レジスタを介した命令間に真依存 (Read After Write dependencies) がある場合のみを計測し、メモリを介した依存は計測が困難なため除外した。縦軸はオペランドの 2 種類 (ready, unready) の状態毎に全実行命令数で正規化した依存のある命令の割合を SPEC2000CINT において算術平均したものであり、横軸は命令間の距離を示す。

結果より、unready のオペランドは依存がある命令との距離が短く、ready のオペランドは依存のある命令との距離が長い傾向があることが分かる。従って、依存のある命令間の距離はオペランドとの状態と強い相関関係があることが推測される。同時に、動的にオペランドの状態の分布を調査した結果、少なくとも 1 つの unready のオペランドを持つ命令は 75% を占め、逆に全てのオペランドが利用可能にある命令は 25% を占めることが分かった。

レジスタファンアウトはあるレジスタに値が書きこまれてから、そのレジスタにある値が使われるま




図 5: SPEC2000CINT におけるオペランドの状態毎の依存のある命令間距離の分布




図 6: レジスタファンアウトの分布

での回数と定義される [9]。一度レジスタに書き込まれた値は、同じレジスタに再度書き込みが行われるまで何度でも読み込まれる可能性があり、レジスタファンアウトは、そのレジスタにある値が後続の命令においてどの程度使われるかの尺度となる。図 4 はバイナリコードと対応する命令列における依存のある命令間の距離とレジスタファンアウトの関係を示す。依存のある命令は矢印で結ばれている。例えば、命令 i2 は命令 i0 に依存しており、命令 i3 のレジスタファンアウトは 2 である。図 4 のデータ依存グラフにおいて、依存のない独立な命令は水平方向に展開され、依存のある命令はその命令の垂直方向に展開される。ここで、ある命令のレジスタファンアウトが 1 を越える場合、その後続命令は並列実行が可能となる。

図 6 にレジスタファンアウトの分布を調べた結果を示す。レジスタファンアウトが 1 である命令は最も多く、平均 65% となった。互いに依存のある命令においてレジスタファンアウトが 1 であるという場合、その 2 つの命令は並列実行が不可能であり、逐次的に実行する必要がある。レジスタファンアウトが 2 である命令は平均 15% を占め、また、レジスタファンアウトが 0 となる命令を含めるとレジスタファンアウトが 2 以下の命令は全体の 9 割を占めることが分かった。

4. 未解決オペランドを優先する命令ステアリング

クラスタ型スーパースカラプロセッサにおいて、命令間の距離が短いデータ依存のある命令列を効率良く処理する方式として、**iready(not ready)** 命令ステアリング方式を提案する。**iready** 方式においては、命令間の距離が短いデータ依存関係のある命令はオペランドの状態が未解決である可能性が高いことを利用する。オペランドの状態を依存のある命令間の

距離の尺度とするのは、依存のある命令間の距離を常に観測することは距離を保持するテーブルが巨大になるために現実的ではないためである。**iready** 方式は未解決オペランドを持つ命令をクリティカルパス上に存在する命令として優先的に PE 間通信やリソース競合を起こさないようにステアリングする。具体的には、クリティカルな命令である未解決なオペランドを少なくとも一つ持つ命令はそのオペランドが生成される PE に割付け、非クリティカルな命令である解決済オペランドからなる命令は **DCOUNT** 指標 [10] により推測した負荷最小の PE に割付ける。

比較対象としての **dep_based**、**Advanced_RMBS** の 2 つを取り上げる。データ依存に基づく方式 (**dep_based**) は、ある命令のオペランドに依存がある場合、必ず依存のある先行命令が割付けられている PE のいずれかに命令を割付ける方式である。負荷分散を追加した依存関係に基づく方式 (**Advanced_RMBS**) [10] は、**dep_base** 方式の問題点であった負荷集中による性能が低下を回避するため、**dep_based** 方式に **DCOUNT** という各 PE にディスパッチされた命令の差分を示すカウンタを用いて負荷の状況を監視し、負荷の集中が起こったとみなした際に負荷が最小の PE に命令を割付ける方式である。

図 7 は 8*1 構成における命令ステアリング方式毎の IPC の結果である。ここで、各 PE は 40 本のレジスタを持つとした。実験結果より、**iready** 方式は **dep_based** 方式や **advanced_RMBS** 方式より IPC が 1 割ほど高いことが分かる。これは、未解決オペランドを持つ命令を優先的に同一 PE 内で処理することにより、プログラムの処理時間を決定するクリティカルパス上の処理をオーバーヘッドなしで実行できたためである。

